



TITLE:

シリコン半導体に於ける高集積度
素子分離特性の基板結晶性による
制御に関する研究(Dissertation_全
文)

AUTHOR(S):

石神, 俊一郎

CITATION:

石神, 俊一郎. シリコン半導体に於ける高集積度素子分離特性の基板結晶性による制御に関する研究. 京都大学, 1995, 博士(工学)

ISSUE DATE:

1995-05-23

URL:

<https://doi.org/10.11501/3102665>

RIGHT:

シリコン半導体に於ける高集積度素子分離
特性の基板結晶性による制御に関する研究

石 神 俊一郎

< 目次 >

第1章 緒 言

| | |
|------------|----|
| 1.1 概論 | 1 |
| 1.2 本論文の構成 | 7 |
| 参考文献 | 9 |
| 第1章の図及び資料 | 13 |

第2章 選択酸化素子分離構造(LOCOS)端の欠陥発生に及ぼす 基板結晶性の影響

| | |
|-----------|----|
| 2.1 はじめに | 17 |
| 2.2 実験方法 | 21 |
| 2.3 実験結果 | 27 |
| 2.4 考 察 | 29 |
| 2.5 結 論 | 35 |
| 参考文献 | 37 |
| 第2章の図及び資料 | 40 |

第3章 LOCOS端の応力による重金属不純物の捕捉

| | |
|---------------------------------|----|
| 3.1 はじめに | 49 |
| 3.2 実験方法 | |
| 3.2.1 LOCOS端の応力に及ぼすLOCOS形成条件の影響 | 51 |
| 3.2.2 LOCOS構造の形成 | 54 |
| 3.2.3 強制汚染とサンプル評価 | 57 |
| 3.3 実験結果 | 60 |
| 3.4 考 察 | |
| 3.4.1 LOCOS端の応力による重金属不純物の捕捉 | 63 |
| 3.4.2 LOCOS端の欠陥発生に及ぼす重金属不純物の影響 | 66 |

| | | |
|-------|---|-----|
| 3.5 | 結 論 | 69 |
| | 参考文献 | 71 |
| | 第 3 章の図及び資料 | 74 |
| 第 4 章 | LOCOS端近傍のpn接合リーク電流発生に及ぼす基板 結晶性の影響 | |
| 4.1 | はじめに | 89 |
| 4.2 | 実験方法 | |
| 4.2.1 | pn接合リーク電流の発生機構 | 92 |
| 4.2.2 | 基板仕様とサンプル作製 | 93 |
| 4.2.3 | TEG評価とパターン幅の影響調査実験 | 95 |
| 4.3 | 実験結果 | 99 |
| 4.4 | 考 察 | |
| 4.4.1 | IG処理がpn接合リーク電流に及ぼす影響 | 103 |
| 4.4.2 | grown-in欠陥(COP)の影響 | 105 |
| 4.4.3 | 結晶製法の影響 | 106 |
| 4.4.4 | Physical Dimensionの影響 | 107 |
| 4.5 | 結 論 | 110 |
| | 参考文献 | 112 |
| | 第 4 章の図及び資料 | 115 |
| 第 5 章 | 直接貼り合わせウェーハの接合界面に存在する非晶質 SiO _x 層形成に及ぼす基板特性の影響 | |
| 5.1 | はじめに | 125 |
| 5.2 | 実験方法 | 127 |
| 5.3 | 実験結果 | 129 |

| | | |
|-------|--|-----|
| 5.4 | 考 察 | 132 |
| 5.5 | 結 論 | 136 |
| | 参考文献 | 137 |
| | 第 5 章の図及び資料 | 139 |
| 第 6 章 | 直接接合界面の非晶質SiO _x 層形成に及ぼす自然酸化膜の影響 | |
| 6.1 | はじめに | 151 |
| 6.2 | 実験方法 | 153 |
| 6.3 | 実験結果 | 156 |
| 6.4 | 考 察 | 157 |
| 6.5 | 結 論 | 163 |
| | 参考文献 | 164 |
| | 第 6 章の図及び資料 | 166 |
| 第 7 章 | 直接接合界面の残留応力によるボロンの誘起拡散 | |
| 7.1 | はじめに | 175 |
| 7.2 | 実験方法 | 178 |
| 7.3 | 実験結果 | 180 |
| 7.4 | 考 察 | |
| 7.4.1 | 接合界面の結晶格子の整合性 | 183 |
| 7.4.2 | 接合界面近傍に於けるボロン分布 | 185 |
| 7.5 | 結 論 | 192 |
| | 参考文献 | 194 |
| | 第 7 章の図及び資料 | 197 |

| | | |
|-------|--|-----|
| 第 8 章 | 貼り合わせSOI(Silicon-On-Insulator)ウェーハの 接合界面の構造 | |
| 8.1 | はじめに | 203 |
| 8.2 | 実験方法 | 205 |
| 8.3 | 実験結果 | 207 |
| 8.4 | 考 察 | 209 |
| 8.5 | 結 論 | 211 |
| | 参考文献 | 212 |
| | 第 8 章の図及び資料 | 213 |
| 第 9 章 | レーザ・マイクロ波による貼り合わせSOI(Silicon-On- Insulator)ウェーハの非接触・非破壊評価法の検討 | |
| 9.1 | はじめに | 217 |
| 9.2 | 実験方法 | 218 |
| 9.3 | 実験結果 | 223 |
| 9.4 | 考 察 | 226 |
| 9.5 | 結 論 | 231 |
| | 参考文献 | 232 |
| | 第 9 章の図及び資料 | 235 |
| 第10章 | 総 括 | 245 |
| | 謝 辞 | 255 |

This thesis is dedicated to my wife, Kiyomi, and my adorable son, Itsuki.

第 1 章

緒 言

1. 1 概 論

現在の高度に発達した情報社会が、好むと好まざるとに係わらず、我々の生活に対してあらゆる方面から多大な影響を及ぼしていることは、全ての人々が等しく認める処である。例えば、人工衛星を使用した衛星中継により、地球上の何処の地域で起こっている事件でもたった1つのテレビモニタを通して同時に眺めることや、背広のポケットに入ってしまう程小さな携帯電話により、何処の街角からでも必要な連絡を必要な相手に対して適切な時間にとることが可能であること、カバンに入るサイズのパーソナルコンピュータを、しかも机上の僅かなスペースに設置して操作することにより、学習や趣味、仕事等々その人が必要と感じ且つ興味を持っている全ての情報をネットワークから引き出すことが可能であること、等がその例として挙げられる。これらの便利さは、一方でそれらに内在する様々な弊害が声高に指摘されてはいるものの、やはり高度な情報社会に生活していることによりもたらされる最大の恩恵の1つであると言える。これらの生活環境の発展は、勿論情報を伝えるメディア網自体の発達や、情報を的確に処理するコンピュータソフトの充実に負う処が大きいことは言うまでもない。しかしながら、上述した様な近年の驚異的とも言うべき進歩に関して言えば、その根幹であるコンピュータハードウェアの進歩、即ち情報の記憶や数値計算などの情報処理を行なう半導体チップの製造技術の目覚ましい進歩に支えられている、というのが衆目の一致して認める処であろう。半導体作製技術の進歩に対する研究者達の情熱は、常に前の時代の計算機をあたかも時代遅れの立場に追い込むことをその目的として注がれて

来たかの様な印象を与える程、いわゆる「ダウンサイジング」にその多くが費やされて来た。特に、シリコンウェーハの同一平面上に複数のトランジスタを形成し、集積回路(Integrated Circuit: IC)の作製に世界で初めて成功した、米国テキサス・インスツルメンツ社の J. Kilbyの特許が出された1959年以来、半導体、特にシリコン半導体の技術開発のターゲットは、トランジスタ部面積や配線幅、素子分離幅の縮小を通じて、より微細なチップ面積により高度な記憶能力や計算能力を搭載させ、計算機の小型化を如何にして図るか、という1点に集中して来た。このダウンサイジングに対する技術的な取り組みは、現在に至ってもなお精力的に続けられており、西暦2000年頃には、僅か数10mm²程度のシリコン半導体の大規模集積回路(Large Scale Integrated circuit: LSI)上に搭載されるメモリの容量は、現在のメガビットからギガビットに達すると予測されている。

このシリコン半導体の高集積度化を支えている各種要素技術の中でも、素子分離技術は、デバイスの作動特性の向上を確保しつつ、ダウンサイジングを達成して行く上で特に重要視され、常に研究開発の重要テーマとして取り上げられて来た。中でも、オランダのフィリップス社のJ. A. Appelsら¹⁾によって最初に発表された、選択酸化による素子分離構造(LOCal Oxidation of Silicon:LOCOS)¹⁻³⁾は、最も汎用的且つ効果的な素子分離方法として発表直後から注目を集め、若干の改良を重ねながらも、現在まで実際のデバイスプロセスに於ける代表的な素子分離構造としての地位を常に維持し続けている。LOCOSによる素子分離構造を有する半導体セル(メモリセルとトランジスタ)の断面の概略を、Fig.1-1に示す。LOCOS構造による素子分離

には、製法の簡便性や素子分離特性の高信頼性等の長所がある反面、 SiO_2 膜の厚さが急激に変化するLOCOS端部に応力⁴⁾や欠陥^{4,5)}が発生するという問題があることが、LOCOS構造のデバイスプロセスへの導入初期段階から指摘されて来た。この欠陥、及び応力発生の問題に関しては、LOCOSを構成する SiO_2 膜と、LOCOS形成プロセスで用いられる Si_3N_4 膜の膜厚^{6,8)}や酸化温度^{8,9)}等のプロセスパラメータの影響について数多くの研究が過去になされ、各薄膜の内部真性応力が大きな影響を及ぼしている⁶⁾ことが既に明らかにされている。しかしながら、その形成プロセスに依存して発生する応力によって誘起される、LOCOS構造端の格子欠陥の形成に対して、シリコン基板側の各種因子が及ぼす影響については、殆ど報告されていない。

良く知られている様に、高集積度が進む半導体デバイスの作製に用いられているシリコン基板は、その多くが、チョクラルスキー(Czochralski:CZ)法¹⁰⁾により生産されている。CZ法により製造されるシリコン基板の特徴は、不純物として数10ppmの酸素原子をシリコンの格子間に過飽和に固溶している¹¹⁾ことである。この格子間酸素は、シリコン基板の機械的強度を向上させる効果を有すること^{12,13)}が知られており、LOCOS端の応力に対する基板結晶格子側の応答に何らかの変化を与えることは、金属の塑性変形に際しての転位と不純物原子との相互作用等の研究例からも、それ程想像に難くないことである。この他にも、シリコンウェーハ中には、固溶酸素が原因でデバイスプロセス中に形成される酸素析出物¹⁴⁾や、結晶育成直後の段階で既に形成されているgrown-in欠陥¹⁵⁻¹⁷⁾等、多くの格子欠陥が存在す

ることが知られている。従って、これらの基板因子がLOCOS端の欠陥の発生機構に及ぼす影響や、応力と重金属不純物との直接的な関係、欠陥や応力とpn接合リーク電流との基板結晶性を含めた関係、等の項目について検討することは、非常に重要であると考ええる。

さて、LOCOS構造による「2次元」な素子分離も、分離幅がハーフミクロン、クォータミクロン、更にそれ以下のレベルとなってくると、確実に限界の壁にぶつかることが予想される。この壁を打開する目的で、1980年代後半からウェーハの深さ方向への分離構造拡大を含めた3次元デバイス構造が提唱され始めた。トレンチ分離構造¹⁸⁻²⁰⁾が、その代表例である。この構造は、シリコンウェーハ表面に掘った深さ数 μm の「溝」の内側を、 SiO_2 膜とpoly-Si層によって埋め、メモリー電荷を蓄えるキャパシタとして用いるのが最大の特徴である。一方、トレンチ分離とは対極を成す3次元デバイス構造として、シリコンの薄膜の周囲を3次元的に SiO_2 膜等の絶縁体で囲んだ、いわゆる「島(アイランド)」にトランジスタを作製するという構想が、究極の素子分離を達成し得る構造として浮上して来た。この様な発想から誕生したのが、SOI (Silicon - On - Insulator) 構造²¹⁻²³⁾である。

Fig.1-2にその概略を示した様に、LOCOS分離の確保に必要な幅の半分以下の SiO_2 膜の壁を形成するだけで素子分離が可能となり、ギガビット時代突入を目前にした集積度向上技術開発の壁に対する新たなブレークスルーとして期待を集めている。また同時に、SOI構造は、素子作製領域の底面部も SiO_2 膜により絶縁されているため、 α 線や宇宙線がトランジスタ部を貫通する際に発生する電子・正孔対が原因で起こるソフトエラーの防止にも多大な効果があることが確認さ

れており、来たるべき宇宙時代(主に軍事・防衛)を睨んだ半導体デバイス構造として、その存在は近年特に注目を集めている。

SOI構造を得るための有力な手段として、Fig.1-3に示した様に3種類の方法が既に開発されている。即ち、 SiO_2 膜上にCVD法により堆積させたpoly-Si層に種単結晶の一端を接触させ、レーザービームにより熔融させた部分を移動させながら全面のpoly-Si層を単結晶化するZMR (Zone-Melting Recrystallization)^{24,25)} と、シリコンウェーハに酸素イオンを注入し、その表面から0.1～数 μm の位置に高酸素濃度の非晶質層を形成した後、高温熱処理によって SiO_2 膜に相変態させ、且つ表面付近のイオン照射ダメージ層を回復させて単結晶化するSIMOX (Separation by Implanted OXygen)^{26,27)} 、予め SiO_2 膜を付与したウェーハ表面に親水性処理を施して、活性化した表面のダングリングボンドに十分なOH基を供給し結合させた後に、両者をそのまま接着し熱処理によってシリコン原子同士を共有結合させるウェーハ貼り合わせ法(Wafer Bonding)^{21-23,28)} である。いずれの方法にも、技術上、或いは生産コスト上のメリットとデメリットが共存しているが、 SiO_2 膜上に形成される単結晶シリコン薄膜層の結晶性という観点から見れば、イオン注入による損傷や高温熱処理により貫通転位等の欠陥²⁹⁾ や重金属汚染が大量に導入されるZMRやSIMOXよりも、ウェーハが有する良好な単結晶構造がそのまま利用出来る貼り合わせSOIの方が、現時点では最も優秀な品質を保証し得るSOI構造であると言える。

このウェーハ貼り合わせ技術は、SOI構造を作製する手段としてだけでなく、 SiO_2 膜を介さずに2枚のウェーハを直接接合(Wafer

Direct Bonding)²⁸⁾することによって、50～100 μ mもの厚いエピタキシャル層や、100 μ m以上の深い拡散層等を必要とするウェーハの代替品を製造出来る点でも脚光を浴びている²⁸⁾。この直接接合ウェーハは、IGBT (Insulated Gate Bipolar Transistor)^{30,31)}等の高耐圧パワーデバイス用の基板として活用されることが期待されている。また、この方法によって、通常の気相成長では困難とされて来た、GaAsやInPといったシリコンとは格子定数の異なる化合物半導体層のシリコン基板上への形成も実現可能であり³²⁻³⁵⁾、ウェーハ貼り合わせ法によって、レーザー発光・発振等の新たな機能を有する半導体の作製も射程距離内に入ったと言っても過言ではない。この様に、貼り合わせウェーハは、貼り合わせるウェーハ表面に於けるSiO₂膜の有無に係わらず、次世代のシリコン半導体デバイス構造作製技術として極めて有望視されて来ている。

Fig.1-4に、直接貼り合わせに於ける接合機構モデル³⁶⁾を概念図で示した。活性化されたウェーハ表面のシリコン原子のダングリングボンドに付着したOH基が、室温でウェーハ同士を接着するとファンデルワールス力の作用によって結合する。次に、高温で加熱すると、OH基の縮合反応によりH₂分子やH₂O分子が形成し、両者とも基板中を拡散して接合界面から抜け出すため、共有結合が達成される、という機構である。シリコンウェーハ同士が外部からの物理的、或いは電氣的圧力を全く用いずに接着可能となるウェーハ貼り合わせ法の接合機構については、概略説明されてはいるものの、その詳細や接合界面の微視的な結晶構造、接合界面付近での欠陥やドーパント原子

の移動・反応に及ぼす基板結晶性の影響等に関しては、ウェーハの表面状態も含めて未だ完全に理解を得られた段階とは言い難いのが現状である。

1. 2 本論文の構成

本研究は、以上説明して来た事項を背景として、現在の高度に成熟したシリコン半導体製造技術の基盤技術の中から、LOCOS構造による素子分離法とウェーハ貼り合わせ法、という2つの要素技術を取り上げ、ウェーハ材料側の立場から検討したものである。即ち、LOCOSに関しては、LOCOS端に形成する欠陥と応力の挙動や、LOCOS構造を採用して作製したトランジスタの電気的特性に対する基板結晶が含有する諸因子の影響について検討した。またウェーハ貼り合わせ法に関しては、接合界面付近の微視的結晶構造や不純物分布等の物性に対する基板結晶の諸因子の影響について検討した。

本論文では、第2章～第4章に於いて、LOCOS構造に関する研究成果を記述した。これらの章に於いて、LOCOS構造端に発生する欠陥の形成機構に対する基板結晶の影響と、LOCOS端の応力とデバイスプロセス中に混入が不可避とされる重金属不純物との関係、実際にLOCOS構造を採用してトランジスタを作製した際にLOCOS端部で起こるpn接合リーク電流に及ぼす基板結晶性等の影響について検討、考察した。続く第5章～第9章に於いては、直接接合ウェーハの接合界面の微細結晶構造、及びそれに対して基板結晶性やウェーハの表面特性が及ぼす影響と、直接接合ウェーハの接合界面近傍での残留応力

の発生機構とドーパントや抵抗率分布との関係、貼り合わせSOIの接合界面の微細結晶構造の調査、レーザ・マイクロ波を用いたSOI層の非接触・非破壊検査方法の開発、の各項目に関して研究を行なった成果を、それぞれ述べる。最後に、第10章に於いて本研究によって得られた各章での結論を総括し、本論文のまとめを行なう。

<参考文献>

- 1) J.A.Appels, E.Kooi, M.M.Paffen, J.J.H.Schatorje and W.H.C.G.Verkuylen: "LOCAL OXIDATION OF SILICON AND ITS APPLICATION IN SEMICONDUCTOR-DEVICE TECHNOLOGY," Philips Res. Rep. **25**, pp.118-132 (1970).
- 2) J.A.Appels and M.M.Paffen: "LOCAL OXIDATION OF SILICON; NEW TECHNOLOGICAL ASPECTS," Philips Res. Rep. **26**, pp.157-165 (1971).
- 3) E.Kooi, J.G.van Lierop, W.H.C.G.Verkuijlen and R.de Werdt: "LOCOS DEVICES," Philips Res. Rep. **26**, pp.166-180 (1971).
- 4) A.Bohg and A.K.Gaind: "Influence of film stress and thermal oxidation on the generation of dislocations in silicon," Appl. Phys. Lett. **33**, pp.895-897 (1978).
- 5) E.Kooi, J.G.van Lierop and J.A.Appels: "Formation of Silicon Nitride at a Si-SiO₂ Interface during Local Oxidation of Silicon and during Heat-Treatment of Oxidized Silicon in NH₃ Gas," J. Electrochem. Soc. **123**, pp.1117-1120 (1976).
- 6) S.Isomae, Y.Tamaki, A.Yajima, M.Nanba and M.Maki: "Dislocation Generation at Si₃N₄ Film Edges on Silicon Substrates and Viscoelastic Behavior of SiO₂ Films," J. Electrochem. Soc. **126**, pp.1014-1019 (1979).
- 7) K.Shibata and K.Taniguchi: "Generation Mechanism of Dislocations in Local Oxidation of Silicon," J. Electrochem. Soc. **127**, pp.1383-1387 (1980).
- 8) Y.Tamaki, S.Isomae, S.Mizuo and H.Higuchi: "Evaluation of Dislocation Generation at Si₃N₄ Film Edges on Silicon Substrates by Selective

- Oxidation," J. Electrochem. Soc. **128**, pp.644-648 (1981).
- 9) Y.Tamaki, S.Isomae, S.Mizuo and H.Higuchi: "Evaluation of Dislocation Generation on Silicon Substrates by Selective Oxidation," J. Electrochem. Soc. **130**, pp.2266-2270 (1983).
- 10) J.Czochralski: "Ein neues Verfahren zur Messung der Kristallisationsgeschwindigkeit der Metalle," Z. Phys. Chem. **92**, pp.219-221 (1918).
- 11) J.R.Patel: "Oxygen in Silicon," *Semiconductor Silicon 1977*, (Electrochem. Soc., Pennington, 1977) pp.521-545.
- 12) M.Imai and K.Sumino: "In-Situ X-ray Topographic Study of the Dislocation Mobility in High-Purity and Impurity-Doped Silicon Crystals," Phil. Mag. **47**, pp.599-621 (1983).
- 13) 阿部孝夫:『シリコン結晶とドーピング』 p.29.
- 14) M.L.Joski: "Stacking Faults in Steam-Oxidized Silicon," Acta Metall. **14**, pp.1157-1172 (1966).
- 15) H.Yamagishi, I.Fusegawa, N.Fujimaki and M.Katayama: "Recognition of D defects in silicon single crystals by preferential etching and effect on gate oxide integrity," Semicond. Sci. Technol. **7**, pp.A135-A140 (1992).
- 16) J.Ryuta, E.Morita, T.Tanaka and Y.Shimanuki: "Effect of Crystal Pulling Rate on Formation of Crystal-Originated "Particles" on Si Wafers," Jpn. J. Appl. Phys. **31**, pp.L293-L295 (1992).
- 17) A.Murgai, H.C.Gatos and W.A.Westdorp: "Effect of Microscopic Growth Rate on Oxygen Microsegregation and Swirl Defect Distribution in Czochralski -Grown Silicon," J. Electrochem. Soc. **126**, pp.2240-2245 (1979).
- 18) G.T.Galyon: "Isolation of device components," IBM Tech. Disclosure Bull. **18**, pp.1854-1855 (1975).

- 19) F.Barson: "Dynamic DMOS random-access memory cell design with trench," IBM Tech. Disclosure Bull. **21**, pp.2755-2756 (1978).
- 20) J.R.Cavaliere, A.P.Ho, C.T.Horng and R.R.Konian: "Process for masking self-aligned deep and shallow isolation trenches for transistors," IBM Tech. Disclosure Bull. **22**, pp.577-579 (1979).
- 21) J.B.Lasky: "Wafer bonding for silicon-on-insulator technologies," Appl. Phys. Lett. **48**, pp.78-80 (1986).
- 22) J.Haisma, G.A.C.M.Spierings, U.K.P.Biermann and J.A.Pals: "Silicon-on-Insulator Wafer Bonding - Wafer Thinning Technological Evaluations," Jpn. J. Appl. Phys. **28**, pp.1426-1443 (1989).
- 23) W.P.Maszara, G.Goetz, A.Caviglia and J.B.McKitterick: "Bonding of silicon wafers for silicon-on-insulator," J. Appl. Phys. **64**, pp.4943-4950 (1988).
- 24) J.C.C.Fan, M.W.Geis and B.-Y.Tsaur: "Lateral epitaxy by seeded solidification for growth of single-crystal Si films on insulators," Appl. Phys. Lett. **38**, pp.365-367 (1981).
- 25) C.K.Chen, M.W.Geis, M.C.Finn and B.-Y.Tsaur: "New capping technique for zone-melting recrystallization of silicon-on-insulator films," Appl. Phys. Lett. **48**, pp.1300-1302 (1986).
- 26) M.Watanabe and A.Tooi: "Formation of SiO₂ Films by Oxygen-Ion Bombardment," Jpn. J. Appl. Phys. **5**, pp.737-738 (1966).
- 27) K.Izumi, M.Doken and H.Ariyoshi: "C.M.O.S. DEVICES FABRICATED ON BURIED SiO₂ LAYERS FORMED BY OXYGEN IMPLANTATION INTO SILICON," Electron. Lett. **14**, pp.593-594 (1978).
- 28) M.Shimbo, K.Furukawa, K.Fukuda and K.Tanzawa: "Silicon-to-silicon direct bonding method," J. Appl. Phys. **60**, pp.2987-2989 (1986).

- 29) G.K.Celler, P.L.F.Hemment, K.W.West and J.M.Gibson: "High quality Si-on-SiO₂ films by large dose oxygen implantation and lamp annealing," Appl. Phys. Lett. **48**, pp.532-534 (1986).
- 30) A.Nakagawa, K.Watanabe, Y.Yamaguchi, H.Ohashi and K.Furukawa: "1800V Bipolar-Mode MOSFETs: a first application of Silicon Wafer Direct Bonding (SDB) technique to a power device," IEDM Tech. Dig., Washington D.C., 1986, pp.122-125.
- 31) H.Ohashi, K.Furukawa, M.Atsuta, A.Nakagawa and K.Imamura: "Study of Si-Wafer Directly Bonded Interface Effect on Power Device Characteristics," IEDM Tech. Dig., Washington D.C., 1987, pp.678-681.
- 32) Y.H.Lo, R.Bhat, D.M.Hwang, M.A.Koza and T.P.Lee: "Bonding by atomic rearrangement of InP/InGaAsP 1.5 μ m wavelength lasers on GaAs substrates," Appl. Phys. Lett. **58**, pp.1961-1963 (1991).
- 33) H.Wada, Y.Ogawa and T.Kamijoh: "Electrical characteristics of directly-bonded GaAs and InP," Appl. Phys. Lett. **62**, pp.738-740 (1993).
- 34) Y.H.Lo, R.Bhat, D.M.Hwang, C.Chua and C.-H.Lin: "Semiconductor lasers on Si substrates using the technology of bonding by atomic rearrangement," Appl. Phys. Lett. **62**, pp.1038-1040 (1993).
- 35) 和田,荒平,上条: 「InPとSiの直接接着(Ⅱ)」 第54回応用物理学会学術講演会講演予稿集 (1993) p.269 (29a-ZR-7).
- 36) 古川,新保: 「ウエハーの直接接着技術」, 『応用物理』 第60巻, pp.790-793 (1991).




Fig.1-1 代表的なDRAM (Dynamic Random Access Memory)構造に於けるLOCOS分離 (断面図)




Fig.1-2 簡便なSOI構造を有するMOSトランジスタ (J.B.Laskyら²¹⁾による)






Fig.1-3 SOI構造の汎用的な作製方法の概略

a




at R.T.

b




< 200°C

c



200~1000°C

d



1000°C<

Fig.1-4 直接接合の場合のウェーハ貼り合わせ機構の模式図 (古川ら³⁶⁾による)

第 2 章

選択酸化素子分離構造(LOCOS)端の欠陥発生に及ぼす 基板結晶性の影響

出典: S.Ishigami, H.Shinyashiki, H.Furuya and T.Shingyouji:

*"A Study of Defect Formation Mechanism at Edges of Local Oxidation
of Silicon Structure," Jpn. J. Appl. Phys. 33, pp.L1198-L1201 (1994).*

2. 1 はじめに

LOCOS構造¹⁻³⁾が、最初にAppelsら¹⁾によって発表されて以来最も汎用的且つ効果的な素子分離方法としての役割を果たし続けていることは周知の通りである。しかしながら、LOCOS構造には、製造の簡便性や素子分離特性の高信頼性等の長所がある反面、 SiO_2 膜厚が急激に変化するLOCOS端部に応力⁴⁾や欠陥^{4,5)}が発生するという問題もまた、LOCOS構造がデバイスプロセスに適用され始めた比較的初期の段階から認識されて来た。この欠陥及び応力発生の問題に関しては、LOCOSを構成する SiO_2 膜とLOCOS形成プロセスで用いられる Si_3N_4 膜の膜厚⁶⁻⁸⁾や酸化温度^{8,9)}等のプロセスパラメータとの関係について、数多くの研究が過去になされている。

Fig.2-1に、実際のデバイスプロセスに於けるLOCOS構造の形成過程を示す。シリコン基板表面上に、熱酸化膜(工程①)と、 NH_3 ガスと SiH_2Cl_2 ガスの反応による減圧CVD (Chemical Vapor Deposition)法で堆積させた Si_3N_4 膜(工程②)を形成した後、フォトリソグラフ(工程③)と Si_3N_4 膜のドライエッチ(工程④)により、素子作製領域だけが Si_3N_4 膜で覆われる様にする。次に、全体を熱酸化(工程⑤)することにより、LOCOS構造が得られる。これは、 Si_3N_4 膜の下にある素子作製領域では、 Si_3N_4 膜が酸化種のシリコン基板内部への拡散をブロックすることにより酸化反応が殆ど起こらないのに対して、選択性を有するプラズマドライエッチングやウェットエッチングによって Si_3N_4 膜が除

去された部分は、酸化種が充分供給されるため熱酸化が進行する。この際、酸化反応により形成される SiO_2 はシリコン原子の約2.2倍の体積を持つため、体積膨張分だけ酸化膜の表面が最初の表面よりも結果的に持ち上げられることになる。また、 Si_3N_4 膜に覆われた部分とそうでない部分との境界では、 Si_3N_4 膜の下のpad- SiO_2 膜に横方向から酸化種が拡散するため、Fig.2-1に示した様にLOCOS端部はテーパのついた形状になる。この部分は鳥の嘴に似た形状を呈しているため、一般的に「バースビーク」と呼ばれている。

この体積膨張に起因する応力と、 SiO_2 とシリコンの熱膨張係数の差^{10,11)}に起因する応力とがLOCOS端部に導入された結果、その領域付近で塑性変形が生じ転位が発生するというモデルが、1つの機構として理解されている。 SiO_2 膜中に発生する真性応力は、熱膨張係数がシリコンより約1桁小さいため¹⁰⁾、 $3 \times 10^8 \text{N/m}^2$ の圧縮応力であると報告され⁶⁾、同じ大きさの引張応力をシリコン基板に反作用として生じさせる。一方、Isomaeら⁶⁾は、 Si_3N_4 膜がシリコンと同程度の熱膨張係数である¹⁰⁾にも係わらず高温でその内部に発生した $3 \times 10^8 \text{N/m}^2$ 程度の引張応力が、ウェーハを室温まで冷却した後も残留し、同じ大きさの圧縮応力をシリコン基板に反作用として生じさせることを示した。この Si_3N_4 膜による圧縮応力が、LOCOS端に転位を生じさせる他方の要因であると考えられている。また、 SiO_2 膜の持つ興味深い特性の1つである高温(900~950℃)での塑性流動¹²⁾を利用し、 Si_3N_4 膜とシリコン基板表面との間に厚さ数10nm程度の非常に薄い SiO_2 膜

(下敷き酸化膜:pad-SiO₂)を挿入して、Si₃N₄膜による圧縮応力を緩和する方法^{4,6)}も考案された。更に、pad-SiO₂膜とSi₃N₄膜との間にSi₃N₄膜と同程度の膜厚のpoly-Si層を堆積し¹³⁾、厚いSi₃N₄膜に起因するバースピーク長さの抑制と応力緩和の両方を同時に達成しようとする試みもある。

以上述べて来た通り、LOCOS端に発生する欠陥と応力に関する研究は、それに携わった研究者が実際にLOCOS構造を採用してトランジスタを作製しているデバイスメーカーの研究グループに属していた場合が多く、研究の圧倒的多数がLOCOS形成プロセスに於ける成膜技術という視点から進められて来た。そして、その成果は、粘弾性体であるSi₃N₄膜を押し上げて進行する酸化の応力依存性¹⁴⁾も考慮した計算機シミュレーション¹⁵⁻¹⁷⁾により実際のLOCOS形状とLOCOS形成時点で端部に発生する応力とをある程度まで予測することが可能な段階にまで達している。

しかしながら、LOCOS構造を構成している各薄膜が生じさせる応力を受ける側のシリコン基板の結晶格子に関する研究については、上述した様な目覚ましい進展は殆ど見られていない。これは、主に次の様な理由によるものと考えられる。即ち、ウェーハ熱処理の際に熱応力に起因して発生するスリップ¹⁸⁾の様な巨視的なシリコン結晶の塑性変形に対しては、基板中に過飽和に固溶している格子間酸素原子による転位の固着作用が報告されているものの、弾性変形に対する酸素の影響は報告されていないことに代表される様に、微視的な塑性変形、ないしは弾性変形であることが予想されるLOCOS等の

微細構造に起因する変形に対して、基板の結晶性が影響を及ぼす可能性は小さいと推察されたためである。しかし、表面から深い領域にある基板内部の格子欠陥の影響も考慮すれば、LOCOS端の応力や欠陥の形成機構に対して基板の結晶性が少なからず影響を及ぼす可能性は充分残されている。

この章では、以上の様な背景に基づき、LOCOS端部に発生する欠陥の形成機構に及ぼす基板結晶性の影響について、最も代表的な基板因子であるシリコンウェーハ中の格子間酸素、及び基板内部の2次格子欠陥が及ぼす影響の調査という観点から行なった研究について述べることにする。

2. 2 実験方法

Fig.2-2に、本研究に於ける実験フローを示す。実験は、サンプル準備、及びLOCOS構造形成、欠陥の観察・評価の3段階に分かれている。最初に、サンプルの準備に関して述べる。

本実験では、基板の結晶性を左右する1つの大きな因子である格子間酸素濃度がLOCOS端部での欠陥発生に及ぼす影響を調べるため、Fig.2-2に示した様に、4つの方法により6水準の酸素濃度のシリコンウェーハを用意した。このうち、酸素濃度が比較的高い 1.60 (以下、高[Oi])、及び 1.40 (中[Oi])、 1.23 (低[Oi]) $\times 10^{18}$ atoms/cm³(いずれも旧ASTM値¹⁹⁾)の3水準のウェーハは、石英ルツボからシリコン融液への酸素溶出が大きいチョクラルスキー法(CZ法)で育成された3本のシリコン単結晶から採取したものである。また、酸素濃度 0.98×10^{18} atoms/cm³(旧ASTM値)のウェーハは、磁場によりシリコン融液中の対流を制御して石英ルツボからの酸素溶出を抑制したMCZ(磁場印加チョクラルスキー法; Magnetic-field-applied CZ)結晶から得た。これらのウェーハ中に固溶し、酸素に次いで濃度の高い不純物である炭素は、 0.05×10^{17} atoms/cm³(旧ASTM値)と、シリコンウェーハ中の酸素濃度や炭素濃度の定量分析に最も汎用的に用いられている FTIR (Fourier Transform Infra-Red spectroscopy) の検出限界以下であることを確認した。なお、これらのサンプルを切り出したシリコン単結晶は、いずれも成長方向<100>、p型、抵抗率約 $10 \Omega \cdot \text{cm}$ 、直径 $5" \phi$ である。Fig.2-2中のCZ-IGサンプルは、LOCOS形成領域付近の酸素濃度をMCZウェーハより更に低下させるため準備した。ここで、CZ-IGサン

プルの作製方法であるイントリンシック・ゲッタリング(IG)熱処理について述べる。IG処理とは、種々の熱処理を組み合わせることにより、ウェーハ内部に酸素析出物やその2次的な欠陥である転位等の欠陥を発生させ、デバイス形成領域に侵入する重金属不純物を析出物周囲に生じる応力場や転位等に捕捉させる、という効果を目的として実際のデバイスプロセス流動前にウェーハに施される処理のことである。一般的に、IG処理は、以下の3段熱処理により行われる。

- ① 酸素の外方拡散のための高温熱処理 (1100~1200℃)
- ② 酸素析出物の核形成を促進する低温熱処理 (500~950℃)
- ③ 酸素析出物を成長させるための中、或いは高温熱処理 (1000~1100℃)

これら3つの熱処理のうち、①の高温熱処理は、表面付近の酸素を予め外方拡散させて無欠陥領域(Denuded Zone; DZ)を形成し、デバイス形成領域である表面から数~数10 μ mの層にまで酸素析出物が発生するのを防止する効果がある。この様にして得られたDZの内部では、シリコン基板とSiO₂膜との界面に向かった酸素の外方拡散により、表面付近の酸素濃度が当該熱処理温度に於ける固溶限まで大幅に低下していることが知られている。Fig.2-3に、2次イオン質量分析法(Secondary Ion Mass Spectroscopy; SIMS)により高温熱処理後の高[O_i]サンプルのDZ内の酸素濃度分布を分析した結果を示す。Fig.2-3から判る様に、サンプル表面に形成した自然酸化膜の影響と思われる鋭いピークを除けば、高温熱処理によりウェーハ表面から数10 μ mのDZ内部で酸素濃度は約10¹⁷ atoms/cm³と、熱処理開始前の値に比較して1桁以上も低下している。また、表面付近での酸素濃度は、1150℃に於

ける酸素の固溶限值である $1.6 \times 10^{17} \text{ atoms/cm}^3$ に²⁰⁾ほぼ一致していることがわかる。

Fig.2-2に示したCZ-IGサンプルは、上述したIG処理と同様に、以下の3段階熱処理により行なった。それぞれの熱処理は以下に示した通りである。

①高温熱処理; $1100^\circ\text{C} \times 4\text{hr}$ in dry O_2

②低温熱処理; $550^\circ\text{C} \rightarrow (1^\circ\text{C/min}) \rightarrow 950^\circ\text{C}$ 、 $950^\circ\text{C} \times 1\text{hr}$ in N_2

③高温熱処理; $1000^\circ\text{C} \times 24\text{hr}$ in dry O_2

従って、LOCOS形成領域の酸素濃度も、Fig.2-3に於けるウェーハ表面から $1\mu\text{m}$ にわたる領域でのSIMS分析値にほぼ一致すると予想される。また、用意したCZ-IGサンプルの劈開断面の選択エッチング後の光学顕微鏡による観察結果から、そのDZ幅は $20 \sim 50\mu\text{m}$ 、内部欠陥密度は約 $10^8/\text{cm}^3$ と判定された。

エピタキシャルウェーハ(Epitaxial Wafer)は、CZ-IGサンプルより更に酸素濃度の低い場合について検討するため用意した。気相成長によって作製されるエピタキシャル層内の酸素濃度は、FTIRの検出下限値である $0.05 \times 10^{17} \text{ atoms/cm}^3$ (旧ASTM値)以下であることが知られている。本実験に於いてサンプルとして用意されたエピタキシャルウェーハは、基板ウェーハ、エピタキシャル層共に $\langle 100 \rangle$ 方向、p型、抵抗率約 $10\Omega \cdot \text{cm}$ 、直径 $5''\phi$ である。基板ウェーハの酸素濃度は、中[Oi]と同一水準、即ち $1.40 \sim 1.60 \times 10^{18} \text{ atoms/cm}^3$ (旧ASTM値)、また、エピタキシャル層(厚さ約 $5\mu\text{m}$)の固溶酸素濃度は、 $0.05 \times 10^{17} \text{ atoms/cm}^3$ (旧ASTM値)以下と推定された。

なお、基板内部の結晶性のみに注目するため、本実験で用意した全てのCZウェーハ、及びMCZウェーハ、IG処理されたCZウェーハ(IG-CZ)、エピタキシャルウェーハには、欠陥と同等のゲッタリング能力を有する様な特別な裏面ゲッタリング処理は施されていない。

次に、LOCOS形成フローについて述べる。

本実験で用いたLOCOS形成プロセスは、Fig.2-1で示した実際のプロセスを基本にして構築し、LOCOS形成のための成膜条件や各薄膜の膜厚についても、実際のプロセスで汎用的であると思われる数値を選んで設定した。Fig.2-2中のLOCOS形成の工程に従って、以下に説明する。まず、全てのサンプルに厚さ35nmのpad-SiO₂膜を付与し(工程①)、その上にLP-CVD法により厚さ100nmのSi₃N₄膜を堆積した(工程②)。本実験では、Si₃N₄膜の除去の方法として、ドライエッチングではなく熱リン酸溶液(145～150℃)に浸漬して除去するウェットエッチングを採用したため、フォトリソ塗付に先立ってCVD法による酸化膜を堆積した(工程③)。このCVD酸化膜は、レジストに代わってLOCOS形成領域以外の部分のSi₃N₄膜を熱リン酸から保護する役割を果たしている。Fig.2-4に、本実験で使用したマスクの平面写真(パターンニング後のウェーハの顕微鏡写真)を示す。分離幅と素子作製領域の幅を0.5～10μmと変化させたテストパターン群により構成されたマスクで、今回の実験に於いては各長方形の辺は<110>方向に揃えられている。ステッパによる紫外線露光、及びウェットエッチングによるSi₃N₄膜除去、CVD酸化膜除去が完了した後(工程④)、全てのサンプルをH₂O, H₂O₂, NH₄OHの75℃の混合溶液であるSC-1溶液により洗浄し、ここまでの工程での汚染やレジストの残骸を除去した。そ

して最後に、厚さ800nmのfield-SiO₂膜を成長させるためのフィールド酸化を行ない(工程⑤)、LOCOS形成プロセスを完了した。以上のプロセスに於いて、pad-SiO₂膜成長の熱処理は900℃、dryO₂雰囲気中で、また、field-SiO₂膜成長の熱処理は1150℃、wet O₂ 雰囲気(pyrogenic;H₂ガスとO₂ガスを燃焼させ炉芯管に導入する方法)で、それぞれ行なった。これらのサンプルは、全て同一機器を用いて同時に処理されており、特定のサンプルに対してプロセス機器からの重金属汚染が影響を与えている可能性は殆ど無いと考えられる。

最後に、欠陥の観察、及び評価フローについて述べる。

LOCOS形成プロセスが完了した全てのサンプルから、熱リン酸によりSi₃N₄膜を、また希釈したHF溶液によりpad-SiO₂膜とfield-SiO₂膜を、それぞれ除去した後、欠陥顕在化のため、0.15%-K₂Cr₂O₇溶液とHF溶液との混合液であるセコ・エッチング液を用いて90秒間選択エッチングを行なった。欠陥観察は、主にLOCOS端部付近について、光学顕微鏡、或いは走査電子顕微鏡 (Scanning Electron Microscopy; SEM)により行なった。また、光学顕微鏡観察の結果から、単位LOCOS周辺長さ当りの欠陥密度を求めた。この欠陥観察と密度計算は、1枚のサンプルにつき3点ずつ行ない、各基板条件毎に2枚ずつ平均値を求めてそれぞれの代表値とした。また、Si₃N₄膜、及びpad-SiO₂膜、field-SiO₂膜の各薄膜を除去したのみでセコ・エッチングを施していないサンプルの幾つかについては、平面と断面での透過電子顕微鏡(Transmission Electron Microscopy; TEM)による観察を行ない、光学顕微鏡やSEMの観察結果との対応について検討した。使用

したSEMは(株)日立製作所製のS-800で、観察時の加速電圧は15kV、TEMは同じく(株)日立製作所製のH-800で、観察時の加速電圧は200kVであった。また、全てのサンプルについて、劈開断面にセコ・エッチングを施した後、基板深淵部に発生している内部欠陥についても、光学顕微鏡によって観察を行なった。

2. 3 実験結果

Fig.2-5に、本実験で形成されたLOCOS構造の断面TEM観察像を示す。 Si_3N_4 膜の表面が若干酸化されているものの、酸化種に対するブロッキング効果は充分であり、結果的に Si_3N_4 膜に覆われた部分と Si_3N_4 膜の無い部分に形成されたfield- SiO_2 膜との間の膜厚差から、バースビークと呼ばれるLOCOS分離構造特有の形状を呈していることが写真からわかる。また、本実験のフィールド酸化の熱処理条件が 1150°C とかなり高温であったため、バースビーク長の抑制と先端の鈍角化⁹⁾が観察された。

Fig.2-6に、セコエッチングを施したサンプル表面のSEMによる観察例を示す。この結果から、大きさ $0.5\sim 1\mu\text{m}$ の底の浅い(シャロー)ピットの多くがサンプルのほぼ全面に於いて、 Si_3N_4 膜の下だった表面とfield- SiO_2 膜の下だった表面とが合流する辺、即ちLOCOS端のバースビーク下部に沿って発生していることがわかった。Fig.2-7は、同様なサンプルを平面TEM観察した結果である。観察結果から、Fig.2-6でシャローピットが観察されたLOCOS端に対応する箇所、周囲の母相とは異なるコントラストの欠陥が、やはり同程度の密度で観察された。高倍率での観察結果から(Fig.2-7(b))、この欠陥は大きさ $0.1\sim 0.5\mu\text{m}$ の転位ループであることがわかった。即ち、Fig.2-6中のシャローピットは、これらの転位ループが選択エッチングされることによって形成されたものであると考えられる。

Fig.2-6で観察された欠陥の単位LOCOS端長さ当りの密度を各基板仕様ごとにまとめ、LOCOS形成領域の推定酸素濃度に対してプロッ

トした結果をFig.2-8に示す。2.2項で述べた通り、CZ、MCZの各サンプルのFTIRによる深さ方向全体の平均値を、また、IGサンプルに関しては、Fig.2-3のSIMS分析結果の値を、エピタキシャルウェーハに関してはFTIRの検出下限値を、それぞれLOCOS形成領域の酸素濃度と見なしてプロットした。LOCOS形成領域の酸素濃度が $0.90 \sim 1.60 \times 10^{18} \text{ atoms/cm}^3$ の範囲では、欠陥の単位LOCOS端長さ当りの密度は酸素濃度に反比例している、或いは $1.40 \times 10^{18} \text{ atoms/cm}^3$ 付近に存在する臨界点以上では欠陥の発生が抑制され、臨界点を少々下回った酸素濃度付近から急激に増加する、という挙動を示していることがわかる。一方、IG処理を施したIGサンプルとエピタキシャルウェーハに於いては、LOCOS端部に欠陥は殆ど観察されなかった。これらから、結局LOCOS端欠陥の密度はLOCOS形成領域の酸素濃度に対して不規則な分布を描き、両者の間に明確な相関関係が見られないことが結論付けられる。

劈開断面にセコ・エッチングを施した後、基板深淵部に発生している内部欠陥を光学顕微鏡で観察した結果をFig.2-9に示す。サンプルのうち、LOCOS端に欠陥が確認されなかった高[O_i]、及び中[O_i]、エピタキシャルウェーハに於いては、Fig.2-9(a)からわかる通りウェーハ表面から100 μm 以上の深淵部に長さ数10 μm の積層欠陥が約 $10^3/\text{cm}^2$ の密度で発生していた。一方、LOCOS端に欠陥が確認された低[O_i]とMCZサンプルの劈開断面に於いては、積層欠陥は全く観察されなかった(Fig.2-9(b))。また、全てのサンプルに関して、セコ・エッチングによって顕在化され光学顕微鏡で確認可能なサイズの酸素析出物は、全く形成されていなかった。

2. 4 考 察

Fig.2-6のSEM写真に於いて、LOCOS端に対応すると考えられる箇所にも多数発生していることが確認されたシャローピットは、Fig.2-7のTEM観察から、微小転位ループによるものと考えられる。しかし、微小転位ループ以外にもシャローピットを形成させる欠陥が考えられるので、ここでは、幾つかの可能性を列記して考察を加えることにする。

微小転位ループ以外にシリコンウェーハの表面に形成され得る結晶欠陥として、酸素析出物や積層欠陥、刃状転位、重金属不純物によるシリサイドが考えられる。これらのうち、酸素析出物や積層欠陥は、そのエッチング痕の形状と大きさから明確に否定される。また、刃状転位の自由端である可能性も否定される。何故ならば、表面にその自由端を出している刃状転位が選択エッチングにより顕在化された場合には、Fig.2-6の様な底の浅い円形、或いは楕円形のシャローピットにはならず、基板内部へ深く貫通する転位線に沿った空洞を伴ったピットの形状になるはずだからである。最後に、このシャローピットは、プロセス汚染に起因した重金属不純物シリサイドの痕跡にも該当しないと考えられる。何故なら、2.2項で述べた通り全てのサンプルは同時に同一機器を使用して処理されており、もし装置内汚染が起こった場合にはその影響は全てのサンプルに波及するはずで、意図的にIG処理を施しプロセス汚染に対する十分な抵抗力を有するIGサンプル以外は、同じ結果を示すはずだからである。

以上の考察と、Fig.2-7の平面TEM観察でFig.2-6のエッチピットと同様な箇所に於いて微小転位ループと思われる欠陥が同様な密度で

発見されたこと、Fig. 2-6のエッチング痕($0.5 \sim 1 \mu\text{m}$)とFig. 2-7の微小転位ループ($0.1 \sim 0.5 \mu\text{m}$)の大きさがほぼ一致すること、を考え併せて、Fig. 2-6のSEM写真に於いてLOCOS端に多数発生していたシャローピットは、微小転位ループのエッチング痕跡であると結論付けられる。

これらの微小転位ループの単位LOCOS周辺長さ当りの密度は、Fig. 2-8に示した通り、LOCOS形成領域付近の酸素濃度に対し単純な依存性を示さなかった。本実験では、全てのサンプルにほぼ同一形状のLOCOS構造(Fig. 2-5)が形成されており、フィールド酸化の際の体積膨張により基板に対して作用する応力は、全てのサンプルのLOCOS形成領域付近の結晶格子に於いて同じ性質と大きさに生じていると考えられる。また、本実験で用いたサンプルのLOCOS形成領域付近の酸素濃度は、フィールド酸化等の熱処理中に酸素の外方拡散が新たに起きていることを考慮しても、LOCOS形成プロセスを施す前の順番に一致していると考えられる。従って、Fig. 2-8に於いて転位ループ密度とLOCOS形成領域付近の酸素濃度との間に明確な相関関係が見られなかったということから、これら転位ループの形成機構に対して基板中に存在する格子間酸素が全く影響を及ぼしていないということが結論付けられる。また、この結果から、LOCOS端部に於ける転位ループの形成機構は基板中の固溶酸素によるシリコン結晶格子の機械的強度変化という観点からでは説明不可能である、即ち、本実験に於いて形成されたLOCOS構造がLOCOS形成領域付近の結晶格子に対して応力を作用させた結果導入される変形は、塑性変形ではなく弾性変形であることが同時に推察される。何故ならば、シリコン結晶格子中に固溶した酸素原子には転位に対する固着作用

があり²¹⁾、シリコンウェーハの機械的強度を向上させる効果があること、一般的には固溶酸素濃度の高いCZウェーハの方が、酸素を殆ど固溶しないFZウェーハやエピタキシャル層に比較して機械的強度が高いこと²²⁾、の2点が既に報告されている。これらの報告に基づけば、降伏点を超えた応力の作用によりLOCOS端に塑性変形が導入された場合には、塑性歪みは酸素濃度の高いCZウェーハに於いて抑制され、逆に酸素濃度の低いIG処理後のCZウェーハ、及びエピタキシャルウェーハに於いては増幅されるはずであり、Fig.2-8の結果を全く説明出来ないからである。従って、本実験に於いて、LOCOS構造形成により基板結晶格子中に導入された応力は弾性応力であったことが実験結果の考察から結論付けられる。これは、LOCOS構造形成時のフィールド酸化が、 SiO_2 の塑性流動開始温度である 950°C ¹²⁾以上の高温領域(1150°C)で行われたことにより、 Si/SiO_2 界面に於ける SiO_2 のリフローとそれに伴う応力緩和が生じた¹²⁾ことに起因していると考えられる。しかし、シリコン結晶格子の弾性変形に対する格子酸素の影響、即ちヤング率やポアソン比等の物理定数の格子間酸素濃度依存性は未だ報告されていないことから、同一のLOCOS構造が形成された場合には同等の量の弾性変形が各サンプルのLOCOS端部に導入されたことが予想され、やはりこの弾性応力による欠陥発生モデルによっても、Fig.2-8の各サンプル間での欠陥密度の違いを単独では全く説明し切れていない。

転位ループ形成に弾性応力が直接的な影響を及ぼしていないと考えられる以上、酸素濃度以外の影響因子について検討する必要がある。そこで、以下の様な格子間シリコン原子の凝集機構について考

察し、新たな転位ループ形成モデルを提案するに至った。

一般的に、Si/SiO₂界面に於ける酸化反応は、



Si_s: 格子点にあるシリコン原子

Si_i: 格子間シリコン原子(self-interstitial)

なる反応式で表わされる。この式は、シリコンが酸化される場合、SiO₂形成の際の体積膨張(Siの2.2~2.3倍)に伴ない、格子点にあったシリコン原子が弾き出され格子間シリコン原子として基板内に大量に放出されることを示している。素子作製領域に形成された円弧状の転位ループが、デバイスプロセス中の酸化工程であるフィールド酸化によって大量に放出された格子間シリコン原子により成長する、との報告²³⁾が既にあり、格子間シリコン原子の存在がLOCOS分離したウェーハ表層部付近の欠陥形成と成長過程に大きな影響を及ぼしている可能性^{4,23)}が示唆されている。本研究で観察された転位ループの形成にも、格子間シリコン原子が重要な役割を果たしていると考えられるが、ここでは更に、格子間シリコン原子のLOCOS端の応力場での凝集の有無が、熱処理によって形成される格子欠陥に強く影響されるのではないかと考えた。即ち、Si/SiO₂界面から基板に向かって放出された格子間シリコン原子が、凝集する「場」としてのLOCOS構造に起因する弾性応力場の応力緩和のために捕捉された結果として転位ループが形成される、またこの応力による捕捉は熱処理によってバルク中に形成される格子欠陥等の強力なゲッタリングサイトの存在により大きな影響を受け、LOCOS端の応力場よりも強

力なsink siteが基板内部に存在する場合には、このsink siteへの格子間シリコン原子の流出によりLOCOS端の転位ループは形成されない、と考えた。

Fig.2-9の劈開断面の光学顕微鏡による観察は、この新しいモデルの妥当性を確認するために行なったものである。Fig.2-9に示した様に、LOCOS端に転位ループの発生していなかったサンプルのうち、IG処理を施したCZサンプル以外の全てに於いて、ウェーハ表面から $100\mu\text{m}$ 以上の内部に長さ数 $10\mu\text{m}$ の積層欠陥が約 $10^3/\text{cm}^2$ の密度で発生していることが確認された。また、IG処理サンプルに於いても当然ながら内部欠陥が高密度に形成されていた。これに対し、LOCOS端に転位ループが観察された低[O_i]とMCZウェーハの場合には、格子間シリコン原子のsink siteとなり得る格子欠陥の発生は認められなかった。これらの結果は、新しいモデルを支持しているものと考えられる。即ち、ウェーハ内部に形成された積層欠陥や酸素析出物、転位等の格子欠陥が、LOCOS端に生じる弾性応力場より大きなゲッタリング能力を有し、格子間シリコン原子に対する強力なsink siteとして振る舞った結果、内部格子欠陥を有するサンプルでLOCOS端の転位ループ発生が抑制された、と考えれば、本研究に於ける実験結果は全て説明可能である。また、IGサンプルを除く積層欠陥を含むサンプルに於いて、これらの積層欠陥を成長させる格子間シリコンの供給源となる、検出可能な程大きなサイズの酸素析出物が、基板内には存在しないにも係わらず、積層欠陥が長さ数 $10\mu\text{m}$ という比較的大きなサイズまで成長していたことは、LOCOS構造形成時に放出された格子間シリコン原子が積層欠陥にゲッタリングされ、結果的に積

層欠陥の成長を助長したと解釈することが出来る。この考え方については、過去に報告されている格子間シリコン原子の拡散係数²⁴⁾と本実験でのフィールド酸化条件から算出される格子間シリコン原子の拡散長さ(\sqrt{Dt})が、数 $100\mu\text{m}$ にも達することから妥当であると考ええる。逆に、これらの内部欠陥が形成されなかった低[O_i]、及びMCZウェーハの場合には、LOCOS端の弾性応力場以外に目立った sink site が存在しなかったため、この応力場による格子間シリコン原子の捕捉が起きた結果として、Figs.2-6、2-7に見られる様な多量の転位ループがLOCOS端に形成された、と結論付けられる。

2. 5 結 論

本章では、LOCOS端に形成される欠陥の形成機構に及ぼす結晶基板の影響、特にLOCOS形成領域付近の格子間酸素や基板内部の格子欠陥が及ぼす影響について調査することを目的とし、結晶育成条件を制御して様々な酸素濃度を持たせたサンプルにLOCOS構造を形成して、その端部に形成される欠陥密度と酸素濃度、内部格子欠陥発生状況との対応を調査した。その結果、以下の様なことが明らかになった。

①本実験に於いてLOCOS端に形成された欠陥は、大きさ $0.1 \sim 0.5 \mu\text{m}$ の微小転位ループであった。また、LOCOS端の転位ループ密度とLOCOS形成領域付近の酸素濃度との間に相関関係は認められず、LOCOS端の欠陥の形成機構は、シリコン中に固溶した酸素の固溶強化機構では説明出来ないことがわかった。

②LOCOS端に形成される転位ループの形成機構として、以下の様な格子間シリコン原子凝集モデルを新たに提案した。

- ・フィールド酸化中に Si/SiO_2 界面から基板内部に向かって放出された格子間シリコン原子が、LOCOS端に導入された弾性応力により捕捉されて、結果的に転位ループが形成される。
- ・弾性応力場以外に格子間シリコン原子に対する強力なsink siteを持たない場合には上記の反応によりLOCOS端に転位

ループが生じ、逆に積層欠陥や酸素析出物、転位等の強力な sink site がウェーハ内部に存在する場合にはこの反応は抑制され、LOCOS端の転位ループは形成されない。


<参考文献>

- 1) J.A.Appels, E.Kooi, M.M.Paffen, J.J.H.Schatorje and W.H.C.G.Verkuylen: "LOCAL OXIDATION OF SILICON AND ITS APPLICATION IN SEMICONDUCTOR-DEVICE TECHNOLOGY," Philips Res. Rep. **25**, pp.118-132 (1970).
- 2) J.A.Appels and M.M.Paffen: "LOCAL OXIDATION OF SILICON; NEW TECHNOLOGICAL ASPECTS," Philips Res. Rep. **26**, pp.157-165 (1971).
- 3) E.Kooi, J.G.van Lierop, W.H.C.G.Verkuijlen and R.de Werdt: "LOCOS DEVICES," Philips Res. Rep. **26**, pp.166-180 (1971).
- 4) A.Bohg and A.K.Gaind: "Influence of film stress and thermal oxidation on the generation of dislocations in silicon," Appl. Phys. Lett. **33**, pp.895-897 (1978).
- 5) E.Kooi, J.G.van Lierop and J.A.Appels: "Formation of Silicon Nitride at a Si-SiO₂ Interface during Local Oxidation of Silicon and during Heat-Treatment of Oxidized Silicon in NH₃ Gas," J. Electrochem. Soc. **123**, pp.1117-1120 (1976).
- 6) S.Isomae, Y.Tamaki, A.Yajima, M.Nanba and M.Maki: "Dislocation Generation at Si₃N₄ Film Edges on Silicon Substrates and Viscoelastic Behavior of SiO₂ Films," J. Electrochem. Soc. **126**, pp.1014-1019 (1979).
- 7) K.Shibata and K.Taniguchi: "Generation Mechanism of Dislocations in Local Oxidation of Silicon," J. Electrochem. Soc. **127**, pp.1383-1387 (1980).
- 8) Y.Tamaki, S.Isomae, S.Mizuo and H.Higuchi: "Evaluation of Dislocation Generation at Si₃N₄ Film Edges on Silicon Substrates by Selective


- Oxidation," J. Electrochem. Soc. **128**, pp.644-648 (1981).
- 9) Y.Tamaki, S.Isomae, S.Mizuo and H.Higuchi: "Evaluation of Dislocation Generation on Silicon Substrates by Selective Oxidation," J. Electrochem. Soc. **130**, pp.2266-2270 (1983).
 - 10) T.Tokuyama, Y.Fujii, Y.Sugita and S.Kishino: "Thermal Expansion Coefficient of a Pyrolytically Deposited Silicon Nitride Film," Jpn. J. Appl. Phys. **6**, pp.1252-1253 (1967).
 - 11) 磯前, 高野: 「Si表面上の薄膜パターンエッジで発生する応力と結晶欠陥」, 『応用物理』 第53巻, pp.94-102 (1984).
 - 12) E.P.EerNisse: "Viscous flow of thermal SiO₂," Appl. Phys. Lett. **30**, pp.290-292 (1977).
 - 13) J.Matsunaga, N.Matsukawa, H.Nozaawa and S.Kohyama: "SELECTIVE POLYSILICON OXIDATION TECHNOLOGY FOR DEFECT FREE ISOLATION," IEDM Tech. Dig., Washington D.C.,1980, pp.565-568.
 - 14) D.B.Kao, J.P.McVittie, W.D.Nix, K.C.Saraswat: "Two-Dimensional Thermal Oxidation of Silicon- II . Modeling Stress Effects in Wet Oxides," IEEE Trans. Electron Devices **ED-35**, pp.25-37 (1988).
 - 15) H.Matsumoto and M.Fukuma: "A TWO-DIMENSIONAL SI OXIDATION MODEL INCLUDING VISCOELASTICITY," IEDM Tech. Dig., Washington D.C.,1983, pp.39-42.
 - 16) S.Isomae and S.Yamamoto: "A New Two-Dimensional Silicon Oxidation Model," IEEE Trans. Computer-Aided Design **CAD-6**, pp.410-416 (1987).
 - 17) N.Saito, H.Miura, S.Sakata, M.Ikegawa, T.Shimizu and H.Masuda: "A TWO-DIMENSIONAL THERMAL OXIDATION SIMULATOR USING

VISCO-ELASTIC STRESS ANALYSIS," IEDM Tech. Dig., Washington D.C.,1989, pp.695-698.


- 18) S.M.Hu: "Temperature Distribution and Stress in Circular Wafers in a Row During Radiative Cooling," J. Appl. Phys. **40**, pp.4413-4423 (1969).
- 19) "Annual Book of ASTM (American Society for Testing Materials) Standards," p.523, Standard # F-123-74.
- 20) J.C.Mikkelsen, Jr.: "Diffusivity of oxygen in silicon during steam oxidation," Appl. Phys. Lett. **40**, pp.336-337 (1982).
- 21) M.Imai and K.Sumino: "In-Situ X-ray Topographic Study of the Dislocation Mobility in High-Purity and Impurity-Doped Silicon Crystals," Phil. Mag. **47**, pp.599-621 (1983).
- 22) 阿部孝夫:『シリコン結晶とドーピング』 p29.
- 23) J.Katcki, R.Gleichmann, J.Łysko and H.Bartsch: "On the Influence of Point Defects in the LOCOS Process," Phys. Stat. Sol. **101**, pp.381-389 (1987).
- 24) E.R.Weber: "Transition Metals in Silicon," Appl. Phys. A (Germany) **30**, pp.1-22 (1983).




① Pad oxidation for
pad- SiO_2 growing
(Thermal annealing)



② Si_3N_4 film deposition
(Low-pressure CVD)



③ Photolithography
④ Si_3N_4 film etching
(Plasma dry etching,
or wet etching)



⑤ Field oxidation for
field- SiO_2 growing
(Thermal annealing)

Fig.2-1 実際のデバイスプロセスに於ける
最も汎用的なLOCOS形成工程




Fig.2-2 実験の概略フロー




Fig.2-3 IG処理を施したサンプルのDZ内部のSIMS測定による酸素濃度分布 (1段目熱処理; T=1150℃)




Fig.2-4 フォトリソグラフ工程完了後のサンプルの光学顕微鏡による平面写真




Fig.2-5 作製したLOCOS構造の断面TEM観察像




Fig.2-6 LOCOS端に形成されたシャロー
ピットのSEMによる観察像




Fig.2-7 LOCOS端に形成された欠陥の平面TEM観察像




Fig.2-8 LOCOS端に発生した欠陥密度の
形成領域付近の酸素濃度依存性




Fig.2-9 高[O]サンプル(a)と低[O]サンプル(b)の劈開断面の光学顕微鏡による観察結果

第 3 章

LOCOS端の応力による重金属不純物の捕捉

出典: S.Ishigami, S.Ishii, H.Shinyashiki, H.Furuya and T.Shingyouji:
*"Metal Impurity Trapping Effect by Stress at Edges of Local Oxidation
of Silicon Structure ,"* Jpn. J. Appl. Phys. **33**, pp.1728-1734 (1994).

3. 1 はじめに

LSIに搭載されている実際のトランジスタ構造に於いて、LOCOS端部でのpn接合リーク電流¹⁾は、重大な品質劣化をもたらすことが指摘されている。特に、メガビットからギガビットへの開発意欲が旺盛な現在のULSIチップでは、高い集積度の達成を目的とした極端な微細化に伴ない、チップ面積に比較して分離端部の長さが圧倒的に増加する傾向にあり、半導体デバイスメーカーに於いてはLOCOS端部のリーク電流は最優先で解決すべき問題として認識されている。

LOCOS端に限らず、一般に応力や転位、金属不純物等の欠陥は、シリコンのバンドギャップの縮小²⁾、或いはバンドギャップ中でのキャリアトラップ準位の形成^{3,4)}、電子拡散の"path"形成⁵⁻⁷⁾等の機構によりpn接合リーク電流の原因と成り得ることが指摘されている。これらのうち、LOCOS端に存在することが確認されたFe等の重金属不純物によるLOCOS端でのリーク電流発生機構が、現在までに明らかにされている。Ohsawaら⁸⁾は、異なった元素による重金属汚染を施したトランジスタチップの表面の濃度分析を行ない、検出されるFeの濃度がLOCOS周辺長に比例して増加することを確認し、Fe原子がLOCOS端に優先的に存在することを主張した。また、彼等は同時に行なったDLTSによる評価から、LOCOS端のFe原子がバンドギャップ中に準位を形成し、生成・再結合中心として振る舞うことによるLOCOS端に於けるリーク電流発生モデルを提唱した。一方、LOCOS端に観察される転位のエッチピット数が、強制的に導入したCrとNiの濃度に比例して増大するという報告もあり⁹⁾、接合リーク電流の発

生機構を含めた重金属不純物とLOCOS構造との関係は大きな注目を集めて来ている。

本研究では、既に第2章でLOCOS端部に於ける微小転位ループの形成機構に対する研究を行ない、転位ループがフィールド酸化時にSi/SiO₂界面から基板内に放出される格子間シリコン原子とLOCOS端部の応力(特に本研究に於いては弾性応力)との組み合わせによって形成される、というモデルを提唱した。この結果は同時に、LOCOS端の応力が、点欠陥以外にもシリコン結晶中に存在する不純物を捕捉する能力を有する可能性を示唆していると考えられる。即ち、この応力が、重金属不純物がLOCOS端に優先的に存在するという上述の現象に於いて重要な役割を果たしている可能性も高いと思われる。しかしながら、LOCOS端の応力と重金属不純物との直接的な関係については、現在に至るまで定量的な研究は行われていないのが現状である。

本章では、既に明らかにされているLOCOS構造形成条件によるLOCOS端に発生する応力の制御法¹⁰⁻¹⁴⁾を用いて、応力と実際のデバイスプロセス中に於ける最も汚染の危険性の高い重金属不純物とされるFeとの直接な関係について、定量的に解明することを目的として行なった検討結果について述べることにする。

3. 2 実験方法

3.2.1 LOCOS端の応力に及ぼすLOCOS形成条件の影響

本研究の目的達成のためには、異なった大きさのLOCOS端の応力を有するサンプルを複数枚作製する必要がある。そこで、まず予察実験として、LOCOS構造形成条件による発生応力の大きさの制御について確認を行なった。LOCOS構造の構成因子は、先にも述べた通り Si_3N_4 膜と SiO_2 膜であり、過去の報告からこれらの膜厚が欠陥や発生応力の大きさに直接関わっている¹⁰⁻¹²⁾ことが確認されている。従って、本研究に於いても、応力発生量を制御する因子として、これら Si_3N_4 膜厚と SiO_2 膜、特にfield- SiO_2 膜厚を選定した。各膜厚の値としては、実際のデバイスプロセスに於ける素子分離工程で汎用的に用いられていると思われる値を基準として、応力発生量を増加させる方向に膜を厚くした場合と、発生量を減少させる方向に膜を薄くした場合との合計3水準ずつに設定することとした。即ち、 Si_3N_4 膜厚は50nm、100nm、200nm、field- SiO_2 膜厚は400nm、800nm、1,200nmである。この予察実験の実験フローを、Fig.3-1に示す。使用したサンプルは、第2章に於いてLOCOS端に転位ループが発生しているのが観察された低[O_i]、即ち、基板酸素濃度が $1.23 \times 10^{18} \text{ atoms/cm}^3$ (旧ASTM値)のウェーハである。Fig.3-1に示した様に、まず全てのサンプルに厚さ35nmのpad- SiO_2 膜を付与し、その上にLP-CVD法により上述の各膜厚の Si_3N_4 膜を堆積した。本実験に於いても、 Si_3N_4 膜の除去の方法として、ドライエッチングではなく熱リン酸溶

液(145～150℃)に浸漬して除去するウェットエッチングを採用したため、LOCOS形成領域以外の部分の Si_3N_4 膜を熱リン酸から保護する目的で、フォトレジスト塗付に先立ってCVD法による酸化膜を堆積させた。本予察実験で使用したマスクは、第2章で用いたマスクと同一であり、その平面図はFig.2-4に示した通りである。ステッパによる紫外線露光、及びウェットエッチング、CVD酸化膜除去が完了した後、全てのサンプルを洗浄してここまでの工程での汚染やレジストの残骸を除去した。そして最後に、上述の各膜厚のfield- SiO_2 膜を成長させるためのフィールド酸化を行ない、予察に於けるLOCOS形成プロセスを完了した。第2章での実験フローと同じく、pad- SiO_2 膜成長の熱処理は900℃、dry O_2 雰囲気中で、またfield- SiO_2 膜成長の熱処理は1150℃ wet O_2 雰囲気 (pyrogenic) で、それぞれ行なった。更に、LOCOS形成プロセスが完了した全てのサンプルから、熱リン酸により Si_3N_4 膜を、また希釈したHF溶液により pad- SiO_2 膜とfield- SiO_2 膜を、それぞれ除去した後、欠陥顕在化のための選択エッチングとして0.15%- $\text{K}_2\text{Cr}_2\text{O}_7$ 溶液とHF溶液との混合液によるセコ・エッチングを90秒間施した。そして、第2章での実験フローと同じく、主にLOCOS端部付近に於いて顕在化した欠陥について、光学顕微鏡、或いはSEMによる観察を行ない、単位LOCOS周辺長さ当りの欠陥密度を求めた。これらの欠陥観察と密度計算も、第2章と同様に1枚のサンプルにつき3点ずつ行われ、2枚のサンプルでの平均値を各基板仕様条件の代表値とした。

予察実験で得られた結果を、まず Si_3N_4 膜厚を100nmに固定して

field-SiO₂膜厚を変化させた場合の断面TEMによるLOCOS構造観察結果をFig. 3-2に、単位LOCOS周辺長さ当りの欠陥密度とfield-SiO₂膜厚との関係をFig. 3-3に、それぞれ示す。field-SiO₂膜厚が異なるので単純に比較できないが、Fig. 3-2に於いてSi₃N₄膜厚を固定した場合、field-SiO₂膜が厚くなるほどバースピークが鈍角になっていることがわかる。これは、field-SiO₂膜が厚くなるほど<100>方向への酸化反応の方が、Si₃N₄膜を持ち上げての<110>方向への酸化反応に比較して圧倒的に優勢であることに起因するためと考えられる。また、Fig. 3-3の単位LOCOS周辺長さ当りの欠陥密度は、field-SiO₂膜厚に比例して増加し、各膜厚間でそれぞれ約1桁ずつ変化していた。このfield-SiO₂膜厚に比例した転位ループの急激な変化は、LOCOS端に導入された弾性応力の大きさに加えて、Si/SiO₂界面から基板に向かって放出される格子間シリコン原子の個数の違いにも起因していると考えられる。

次に、field-SiO₂膜厚を800nmに固定してSi₃N₄膜厚を変化させた場合の断面TEMによるLOCOS構造観察結果をFig. 3-4に、また単位LOCOS周辺長さ当りの欠陥密度とfield-SiO₂膜厚との関係をFig. 3-5に、それぞれ示す。Fig. 3-4に於いて、field-SiO₂膜厚を固定した場合にSi₃N₄膜が厚くなるほど持ち上げられるSi₃N₄膜の抵抗が大きくなるため、バースピークが短く鈍角になっていることがわかる。Fig. 3-5の単位LOCOS周辺長さ当りの欠陥密度もSi₃N₄膜厚に比例して増加しているが、Fig. 3-3でfield-SiO₂膜厚を変化させた場合ほど膜厚の変化

量に対して敏感ではないことがわかる。これは、field-SiO₂膜厚を固定した場合に基板内に放出される格子間シリコン原子が各条件間でほぼ同量であると推定されることから予測可能であると思われる。

これらの予察実験をまとめると、LOCOS端部に於ける微小転位ループはfield-SiO₂膜が厚いほど、またSi₃N₄膜が厚いほど増加し、その増加の度合はfield-SiO₂膜厚を変化させた場合の方が急激になる、という過去の報告にもほぼ合致する¹⁰⁻¹²⁾結論が導かれた。また、LOCOS端部に転位ループを形成させるための応力の大きさは、上記の考察から転位ループの密度と直接関係していると考えられる。

3.2.2 LOCOS構造の形成

本研究に於ける実験は、Fig.3-6に示した通り、LOCOS構造形成、及びサンプル強制汚染・拡散熱処理、不純物分析・欠陥評価の3段階に分かれている。まず、この項では、サンプルの準備からLOCOS構造形成までの工程に関して説明を行なう。

3.2.1項の予察で確認された、LOCOS形成条件を変化させることによるLOCOS端の発生応力量の制御方法に基づき、LOCOS端の発生応力量を振ったサンプルを以下の手順で用意した。まず、全てのサンプルの酸素濃度を、第2章でLOCOS端に転位ループが非発生であることが確認された高[O_i]、即ち 1.60×10^{18} atoms/cm³(旧ASTM値)に設定した。これは、予めLOCOS端に存在する転位ループによって、強制汚染させたFe原子がゲッターリングされるのを防ぎ、応力と重金属不純物との直接の関係を調査するという本研究の本来の目的が損なわ

れない様にするためである。SC-1洗浄により、全サンプルの表面から不純物やパーティクルを充分除去した後に、第2章で述べた方法と同一のプロセスに従って、LOCOS構造を形成した。以下にその詳細について述べる。全てのサンプルに厚さ35nmのpad-SiO₂膜を付与し、その上にLP-CVD法によりSi₃N₄膜を堆積した。Si₃N₄膜の膜厚は3.2.1項で述べた通り50nm、100nm、200nmの3水準に設定した。Si₃N₄膜の除去の方法として、今回もドライエッチングではなく熱リン酸溶液に浸漬して除去するウェットエッチングを採用したため、フォトリソ塗付に先立ってCVD法による酸化膜(HTO)を堆積させた。本実験で使用したマスクは、第2章のFig.2-4の平面写真と全く同一である。ステッパによる紫外線露光、及びウェットエッチング、CVD酸化膜除去が完了した後、全てのサンプルにSC-1洗浄を施して、ここまでの工程中に付着した汚染やレジストの残骸等を除去した。そして最後に、field-SiO₂膜を成長させるためのフィールド酸化を行ない、LOCOS形成プロセスを完了した。field-SiO₂膜の膜厚も、3.2.1項で述べた通り400nm、800nm、1,200nmの3水準に設定した。pad-SiO₂膜成長の熱処理は900℃、dry O₂ 雰囲気中で、またfield-SiO₂膜成長の熱処理は1150℃、wet O₂ 雰囲気(pyrogenic)で、それぞれ行なった。第2章に於ける実験と同様、これらのサンプルは全て同時に同一機器を用いて処理されており、特定のサンプルに対してプロセス起因の汚染が影響を与えている可能性は殆ど無いと考える。

Table3- I に、本実験で使用した各サンプルの名称、及びSi₃N₄膜とfield-SiO₂膜の各膜厚、Fe濃度分析に用いた評価機器、予測される

LOCOS端部の発生応力量の順番を一覧表として示す。表中のPLとは、LOCOS構造のないサンプル(Plain Sample)、即ち、LOCOS端部に発生した応力の効果を観察するため比較として使用したサンプルで、その表面が鏡面仕上げされたのみのウェーハである。また、PLサンプルには、LOCOS形成プロセス中の熱処理により形成されると予想される、基板内部の酸素析出物や積層欠陥などによるFe原子の捕捉の効果を差し引いて、LOCOS端部の発生応力とFe原子との関係だけに着目出来る様に、LOCOS形成プロセス中の熱処理と同等のシミュレーション熱処理が施されている。このシミュレーション熱処理の内訳は、①pad-SiO₂膜成長の熱処理と同一の900℃、dry O₂ 雰囲気中での熱処理、②横型熱処理炉を使用したSi₃N₄膜堆積と同一の775℃、N₂雰囲気中での熱処理、③同じく横型熱処理炉を使用したHTO膜堆積と同一の800℃、N₂雰囲気中での熱処理、④field-SiO₂膜成長の熱処理と同一の1150℃、wet O₂ 雰囲気(pyrogenic)の合計4種類の熱処理である。また、L-BL、L-AL、L-BX、L-BS、L-CSは、それぞれTable3-Iに示された各膜厚でLOCOS構造を形成したサンプルであり、そのLOCOS端部に発生する弾性応力量の予想順位は、3.2.1項で行なった予察実験の結果、即ちFig.3-7に示した様な、LOCOS端部に於ける転位ループの発生が顕著であった低[Oi]サンプルに、Table3- I と同一のLOCOS構造を形成した際に得られた各膜厚と欠陥密度との関係から類推したものである。Fig.3-7から、LOCOS端に形成された転位ループの密度は、L-BXと同一のLOCOS構造で最も高く、次いでL-AL、L-BL、L-BS、L-CSの順番になっていることがわかる。第2章の実験結果から、転位ループ形成を伴わない高[Oi]ウェーハの場合にも、転位

ループ形成に直結するLOCOS端部の弾性応力は、ほぼこの順位に一致していることが予測される。

3.2.3 強制汚染とサンプル評価

続いて、この項では、Fig.3-6に示した実験フローの残りである、サンプル強制汚染と拡散熱処理、不純物分析と欠陥評価について説明を行なう。本実験では、汚染をLOCOS端まで導入する方法として、Feをサンプルの裏面に付着させ熱処理により基板内部にドライブインして表面まで到達させる手法を採用した。強制汚染に先立って、フィールド酸化によって形成されたウェーハ裏面の SiO_2 膜内にFe原子が偏析してしまい、基板内部への拡散が妨害されるのを避ける目的で、まず全てのLOCOS形成ウェーハとPLウェーハの裏面 SiO_2 膜を、HF溶液で除去した。その後、全てのウェーハにSC-1洗浄を施し、ここまでの工程でのハンドリング等による汚染を十分に除去した。そして、Feの1000ppm溶液をピペットで採取して各ウェーハの裏面に滴下し、ウェーハを回転させながらスピコートにより裏面全体に液滴をコーティングした。この方法によりシリコンウェーハの裏面に付着したFe原子の表面濃度は、TXRFを用いたキャリブレーションにより既に明らかになっており¹⁵⁾、 $1.6 \times 10^{15}/\text{cm}^2$ と推定される。Fe原子のスピコートが完了したウェーハに対し、全て同時に金属不純物拡散のための専用熱処理炉に於いてドライブインの熱処理を施した。ウェーハ厚を縦断してLOCOS構造の形成されている表面まで到達させるために、Fe原子の拡散長がウェーハ厚($625 \mu\text{m}$)にほぼ匹敵する様に \sqrt{Dt}

を計算し¹⁶⁾、ドライブインの熱処理温度は900℃、時間は1時間に設定した。また、熱処理中の雰囲気は、原子空孔の導入により半径の大きなFe原子の拡散を容易にするため、N₂を選定した。ドライブインの熱処理が完了した後に、LOCOS構造の形成されたサンプルのみ、熱リン酸によりSi₃N₄膜を、また希釈したHF溶液によりpad-SiO₂膜とfield-SiO₂膜をそれぞれ表面から除去した後、L-BL、及びL-AL、L-BX、PLの4サンプルに関して、SIMSにより深さ方向Fe濃度プロファイル进行分析した。SIMS分析にはCAMECA IMS-3fを使用し、Cs線源からの1次イオンビームによりサンプル表面をスパッタリングした。Fig.3-8に、LOCOS構造形成サンプル面内に於ける1次イオンビームのラスター領域の位置を概略図で示す。ラスター領域の大きさは200μm×200μmで、Fig.3-8に示した分析位置は、全てのLOCOS構造形成サンプルの面内で統一した。測定は各サンプル面内で複数点以上について行ない、その中で代表的と判断された濃度プロファイルを選択した。一方、PLサンプルについては、表面SiO₂膜が付与されたままの状態で行なった。この分析の際には、絶縁膜であるSiO₂膜中に1次イオンがチャージアップするのを防止する目的で、PLサンプルの表面にPtの電極をスパッタリングにより蒸着した。

SIMS分析の他に、全てのLOCOS構造形成サンプルの表面のFe濃度をTXRF(Total reflection of X-Ray Fluorescence)によっても分析した。測定にはTECNOS TREX 610を使用し、入射X線の全反射角は0.1°であった。TXRF分析に際しては、Fig.3-9に概略図で示した様な、高感度TXRF分析方法¹⁵⁾を採用した。この方法は、図に示した通り、各サン

プルから切り出した大きさ約10mm×10mmの正方形のチップ上にHF溶液滴を滴下し、チップ面内をまんべんなくスキャンさせ、その後に、別途用意した清浄な表面のウェーハ上の1点にこのHF液滴を移し替えて、乾燥させた後にTXRFで分析する、という方法である。HF液滴内にはチップ面内の全てのFe原子が濃縮されているため、この方法で得られたTXRF分析値をチップの面積で割れば、単位面積当たりの表面濃度が高感度に求められることになる。また、TXRF分析の際には、清浄なウェーハの表面のFe濃度についても分析を行ない、参照値としてLOCOS構造形成サンプルの表面濃度と共にプロットした。

最後に、欠陥評価方法について述べる。欠陥観察用として、同じく Si_3N_4 膜、及びpad- SiO_2 膜、field- SiO_2 膜をそれぞれ除去したサンプルに欠陥顕在化のための選択エッチングとしてセコ・エッチングを90秒間施した。これらのサンプル面内のパターンのうち、Fig.3-8のSIMS分析位置と同じマスクパターン箇所で、顕在化した欠陥について光学顕微鏡により観察を行なった。また、幾つかのサンプルについては、セコ・エッチングを施さずそのまま平面TEMによりLOCOS端部付近の欠陥の観察を行なった。

3. 3 実験結果

PLサンプルのSIMSによるFe濃度深さ方向プロファイルを図.3-10に示す。3.2.3項でも述べた様に、PLサンプルの分析は表面のSiO₂膜が付与された状態で行なったため、深さ方向で表面から約800nmまではSiO₂膜中のFe濃度分布、800nm以降がシリコン基板内部のFe濃度分布に対応する。図.3-10から、最表面のPt電極起因と見られるFe濃度のピーク以外には、Fe濃度はSIMSの検出下限値である $5 \times 10^{15} \sim 1 \times 10^{16}$ atoms/cm³でほぼ一定の値を示していることがわかる。但し、SiO₂膜中とシリコン基板中とで濃度レベルが異なるのは、それぞれの領域内でのSIMS検出感度の差異によるもので、SiO₂膜中でのSIMS検出感度はシリコン基板中のそれよりも高いため、実際のSiO₂膜中のFe濃度は図.3-10のSiO₂膜中の濃度よりもはるかに低いと予想される。

一方、LOCOS構造形成サンプルのSIMSによるFe濃度深さ方向プロファイルは、図.3-11に示した様な分布になっていた。これらのサンプルの分析の際には全ての絶縁膜が除去されているため、深さ方向で0nmの位置が絶縁膜除去前にはfield-SiO₂膜ないしはSi₃N₄膜とpad-SiO₂膜の下部にあったシリコン表面にほぼ対応していると考えられる。L-BXとL-ALの両方のサンプルに於いて、明らかに検出下限値よりも高いFe濃度が表面付近(0~100nm)で検出されており、そのピーク値は、グラフからL-BXで $5 \sim 9 \times 10^{16}$ atoms/cm³、L-ALで $2 \sim 3 \times 10^{16}$ atoms/cm³と判定された。しかし、L-BLの場合には表面付近で特にFe濃度のピークは観察されず、表面から基板内部まで検出下限値

ではほぼ一定となっていた。

全てのLOCOS構造形成サンプルの表面Fe濃度をTXRFで分析した結果を、Fig.3-12に示す。各サンプルから得られたFe表面濃度は、高い順番からL-BXで $3.3 \times 10^{13}/\text{cm}^2$ 、L-ALで $5.5 \times 10^{12}/\text{cm}^2$ 、L-BLで $1.1 \times 10^{11}/\text{cm}^2$ 、L-BSで $4.0 \times 10^{10}/\text{cm}^2$ 、L-CSで $3.0 \times 10^{10}/\text{cm}^2$ であった。また、この順番は、Table3- I の予測されるLOCOS端部の発生応力量の順番に良く一致していた。全ての測定値は、参照値として同時に測定された清浄なウェーハ表面のFe濃度よりも明らかに高く、これらの差異は有意であることが確認された。

次に、これらのサンプルのうちL-BX、L-BL、L-BSの3つについて、セコ・エッチングの後にLOCOS端部付近に於いて顕在化した欠陥を光学顕微鏡により観察した結果をFig.3-13に示す。L-BXとL-BLの2サンプルについては、LOCOS端部付近にも、またそれ以外のfield-SiO₂膜及びSi₃N₄膜とpad-SiO₂膜の下部にあったシリコン表面に於いても、大きさ0.5~1 μm 程度のシャローピットが大量に発生しているのが確認された。しかしながら、L-BSに於いては、光学顕微鏡で観察した限りではこの様なピットは全く発生していなかった。並行して行なった平面TEM観察では、上記のシャローピットが発見されたのと同じ領域で、且つ同程度の密度で、Fig.3-14に示した様な欠陥が観察された。Fig.3-14(a)の欠陥は、ほぼ六角形で{111}面上に横たわっていると判断され、明らかに母層とは異なるコントラストを示していることから、Feのシリサイドであると推定される。また、Fig.3-14(b)は、小さなFeのシリサイド(Fig.3-14(b)右上)からパンチアウトした転位ループか、或いはその逆に転位ループを核形成サイトとして

形成された小さなFeのシリサイドのいずれかの像であると判定される。

3. 4 考察

3.4.1 LOCOS端の応力による重金属不純物の捕捉

一般に、 SiO_2 膜の熱膨張係数は、シリコンのそれに比較して約1桁小さいため¹⁷⁾、熱酸化により一様に形成された SiO_2 膜とシリコン結晶格子との境界には、熱膨張係数の差異により SiO_2 膜内には圧縮、シリコン格子側には引張の弾性応力が、それぞれ導入されることが知られている。しかしながら、Fig.3-10のLOCOS構造を有さないPLウェーハの表面に付与された熱酸化 SiO_2 膜と基板シリコン結晶との界面に於いて、その拡散長から¹⁶⁾確実に表面まで到達していると予測されるFe原子のパイルアップは全く観察されなかったことから、PLウェーハの熱酸化膜と基板シリコン結晶との界面に発生した引張応力は、Fe原子を捕捉するにはあまりに小さいか、或いは均一過ぎるかのいずれかであることが結論付けられる。これに対して、LOCOS構造形成サンプルのSIMS分析結果では、L-BXとL-ALの両方に於いてその表面からかなりの量のFeが検出された。これらのサンプルでは、前項でも述べた通り、最表面は強制汚染を施した時点でfield- SiO_2 膜とpad- SiO_2 膜に覆われていたシリコン基板であり、主に本研究で対象としているLOCOS端部付近のシリコン結晶格子からの情報が含まれていると考えられる。加えて、Fig.3-11で得られた各サンプルのFe濃度のピーク値の高さの順位は、Table3-Iに示した予想応力発生量の順位に良く一致していた。これらFigs.3-10、3-11をまとめると、LOCOS構造形成サンプルに於いては、裏面から導入されドライバ

ン熱処理により表面まで到達したFe原子が、LOCOS端で最大となっている応力によって捕捉されシリコン基板内に留まったため、SIMSによって検出された、と結論付けられる。Fe原子はシリコン原子に比較して原子半径がかなり大きく、またシリコン結晶格子内では格子間位置に入ることが知られているため、本実験に於いてFe原子を捕捉したのはfield-SiO₂膜下のLOCOS端で最大となっている引張応力^{17,18)}であることが予想される。field-SiO₂膜と基板シリコン結晶との界面から約100nmという極く浅い領域からのみFeが検出されたことは、LOCOS端の引張応力がさほど基板内の深部まで侵入していないことを示しており、これは、侵入深さの浅い短波長の赤外レーザの場合にLOCOS端の引張応力がより顕著に検出されるという、過去の顕微ラマン分光による研究報告¹⁸⁾にも良く対応している。

Fig.3-11に於いて、検出されたFe濃度ピークはL-BLで既に検出下限まで低下していたため、L-BLよりもLOCOS端に於ける応力発生量が小さいことが予想される残りのサンプルに関しては、当然SIMSでは分析不可能と判断した。これらのサンプルについては、更に検出感度の高いTXRFを用いて分析を行なった訳であるが、Fig.3-12に示した様にこの場合にも各サンプルの表面からは参照サンプルとして測定された清浄なウェーハ表面から検出されたFeの表面濃度に比較して明らかに高濃度のFeが検出されており、その濃度の順位は、やはりTable3- I に示した予想応力発生量の順位に良く一致していた。この結果は、SIMSによる分析の補足データとして、今回の実験に於ける全てのLOCOS構造形成サンプルに於いて上述の様なLOCOS端の引張応力によるFe原子の捕捉という現象が起こっていたことを結論付け

ている、と考えられる。但し、SIMS分析の場合の様な深さ方向の分解能力のないTXRFによって、Fig.3-12の様な結果が得られた点については、以下に述べる様な機構が最も妥当な説明であると考ええる。即ち、ドライブイン熱処理によって表面まで到達しLOCOS端の引張応力により捕捉されたFe原子は、field-SiO₂膜と基板シリコン結晶との界面付近の結晶格子側の極く浅い領域で留まり、field-SiO₂膜等の絶縁膜除去後から実際にTXRFによる分析が開始されるまでの間に露出されたシリコン表面に短時間の間に形成した厚さ10～数10Åの自然酸化膜内部に偏析した。続いて、Fig.3-9に示した高感度TXRF分析法に於いて滴下されたHF溶液により、この自然酸化膜が溶解された際に、偏析したこれらのFe原子がHF溶液中に溶出した結果、表面濃度としてTXRFによって検出された、というモデルである。また、Fig.3-11のSIMS分析による体積濃度から換算される表面濃度と、実際にTXRFを用いて測定した表面濃度との間の不一致に関しても、各サンプル間で試験片のサイズや自然酸化膜の膜厚が異なるため、HF溶液によって溶解した自然酸化膜の体積、つまりその内部に偏析しているFe原子数が変動していることに起因している、と考えれば説明可能である。いずれにしても、これまで述べてきたLOCOS端の応力とFeなどの重金属不純物との直接的な関係は、本研究により初めて定量的に明らかにされたものである。また、実験で採用したLOCOS形成条件のうち、L-BS(Si₃N₄膜100nm、field-SiO₂膜400nm)やL-CS(Si₃N₄膜50nm、field-SiO₂膜400nm)に関しては、実際のデバイスプロセスに於ける素子分離構造として採用されている構造にほぼ一致しており、これらのLOCOS構造に関してもデバイスプロセス中で

一旦プロセス汚染が発生すれば、そのLOCOS端部に発生した応力は重金属不純物を捕捉し得る能力を有することも、今回の実験で始めて認識されるに到ったことになる。

3.4.2 LOCOS端の欠陥発生に及ぼす重金属不純物の影響

3.4.1項で、Fe原子がLOCOS端に発生した応力に捕捉される現象について実験結果を基に考察を加えた。しかしながら、定量濃度分析結果のみからでは、これらFe原子のシリコン結晶内部での存在形態について論じることは出来ない。そこで、Fe原子の存在形態に関する情報を得るために行なった、Fig.3-13の光学顕微鏡による選択エッチング後の各サンプルの表面の観察結果、及びFig.3-14の平面TEM観察結果からは、LOCOS端に発生した応力に捕捉されたFe原子が単体で結晶格子内部に存在しているのではなく、凝集した結果、大量のFeシリサイドとみられる欠陥や微小転位ループがL-BXとL-BLの2サンプルに於いて形成されていたことが結論付けられる。但し、これらの欠陥は、LOCOS端部だけにとどまらず、絶縁膜除去前には圧縮応力が発生していたと考えられる^{17,18)}初期の時点で Si_3N_4 膜に覆われていた素子作製領域や、一様な引張応力下にあったと考えられるfield- SiO_2 膜に覆われていた部分にも同程度の密度で発生していることがわかる。この結果は、Fe原子がLOCOS端の引張応力によって捕捉されたとした3.4.1項での考察に必ずしも沿っていない。しかし、最初にLOCOS端の引張応力によって捕捉されたFe原子が凝集して行く過程でウェーハの半径方向にも濃度分布をもつ様になった結果、引

張応力の発生している領域以外の箇所にもFeシリサイドの核が形成され成長した、というモデルの導入により、Fig.3-13の結果は説明可能であると考えられる。この場合、 Si_3N_4 膜に覆われて圧縮応力下にあったシリコン結晶格子内部では、原子半径の大きなFe原子を格子間位置に受け入れるため、 N_2 雰囲気中でのドライブイン熱処理中に導入された原子空孔が優先的に消費されたことが推測される。

一方、Fig.3-12のTXRF分析結果に於いて、清浄なウェーハに比較して明らかなFe原子の汚染が検出されたL-BSについては、他の2サンプルの場合とは異なり光学顕微鏡による観察では欠陥は全く観察されなかった。即ち、この事実は、L-BSに於いてLOCOS端の引張応力によって捕捉されたFe原子が、全く単体で結晶格子内部に存在していることを示唆している。更に、Figs.3-11、3-12から換算されるL-BSのFe体積濃度は $1.2 \sim 1.8 \times 10^{14} \text{ atoms/cm}^3$ であり、本実験でのドライブイン熱処理条件(900°C)に於ける固溶限值¹⁶⁾: $4.2 \times 10^{13} \text{ atoms/cm}^3$ に比較して3～4倍も高いことがわかった。従って、L-BSに於いても過飽和のFe原子が析出物ないしは他の2サンプルと同様なFeシリサイドを形成するという結果がもたらされることが当然予想される。この様な、LOCOS端部に存在するFeが固溶限よりも高濃度でありながら、全く凝集せずに単体で結晶格子内部に存在している、という逆説を理解するためには、以下の様な推測を図る必要がある。つまり、LOCOS端の引張応力によって格子が拡張され、応力の全く発生していない状態に比較して格子間位置が広がった結果、固溶限が上昇した、という推測である。また、Fig.3-12、3-13から、LOCOS形成時の引張応力下では、TXRF表面濃度 $10^{10} \sim 10^{11} / \text{cm}^2$ の間に、引張応力下

の固溶限の上昇も考慮した、LOCOS端に於ける欠陥形成の臨界表面濃度が存在することも考えられる。いずれにせよ、実際のLSI作製デバイスプロセスに於いて採用される様なLOCOS構造(L-BSやL-CS)端に導入された応力でさえ、一度プロセス汚染が起これば、Fe等の重金属汚染種を捕捉し得る能力を有することが、本研究によって初めて明らかになった。このLOCOS端応力による重金属不純物の捕捉を低減するためにも、より一層のデバイスプロセス清浄化への努力が求められよう。

3. 5 結 論

本章では、LOCOS端に発生する応力と重金属不純物との直接的な関係を明確にすることを目的とし、形成条件を制御して種々の大きさの発生応力を有するLOCOS構造を形成したサンプルに対して、裏面からFe溶液による強制汚染を施し、Feを熱処理により表面まで到達させて、2次イオン質量分析(SIMS)、及び高感度全反射蛍光X線(TXRF)分析により表面のFe濃度分析を行なった。また、これらFe原子のLOCOS端部に於ける存在形態を調査するため、光学顕微鏡と平面TEMによる観察を行なった。その結果、以下の様なことが明らかになった。

①各サンプルから検出されたFe濃度の順位と、それぞれのLOCOS端の予想発生応力順位とは良く一致しており、裏面から強制汚染によって導入され熱処理によって表面まで拡散したFe原子が、主にLOCOS端に発生した引張応力によって捕捉されることがわかった。この結果、LOCOS端の応力と重金属不純物との直接的関係が、本研究により初めて定量的に明らかにされた。

②本研究で採用したLOCOS構造のうち、実際のデバイスプロセスで素子分離に用いられるLOCOS構造の端部に発生した最も小さな応力でさえ、一旦プロセス汚染が起これば重金属不純物を捕捉し得る能力を有することがわかった。

③LOCOS 端の応力によって捕捉され凝集したFe原子は、LOCOS端、及びそれ以外の領域に於いてFeシリサイドや微小転位ループ等の欠陥を大量に発生させる。この場合、欠陥形成のための臨界濃度は固溶限よりも高くなっており、LOCOS 端に導入された引張応力によって格子が拡張され格子間位置が広がった結果、サンプル中でのFeの固溶限が上昇した可能性が示唆される。

<参考文献>

- 1) 黒木, 沖原, 伊藤, 北, 伊野 : 「接合リーク電流によるLOCOSエッジの評価」, 第53回応用物理学会学術講演会講演予稿集 (1992) p.695 (18a-ZQ-7).
- 2) 竹内, 青木 : 「素子分離領域端における歪起因のSiバンドギャップ縮小効果」, 第53回応用物理学会学術講演会講演予稿集 (1992) p.595 (16a-ZS-6).
- 3) W.Rindner : "Resistance of Elastically Deformed Shallow p - n Junctions," J. Appl. Phys. **33**, pp.2479-2480 (1962).
- 4) M.V.Whelan : "Leakage Currents of n^+p Silicon Diodes with Different Amounts of Dislocations," Solid-State Electron. **12**, pp.963-968 (1969).
- 5) G.H.Plantinga : "Influence of Dislocations on Properties of Shallow Diffused Transistors," IEEE Trans.Electron. Devices **ED-16**, pp.394-400 (1969).
- 6) H.J.Queisser : "Diffused Three-Layer Structures Along Small-Angle Grain Boundaries in Silicon," IEEE Trans.Electron. Devices **ED-8**, p.429 (1961).
- 7) J.E.Lawrence : "Behavior of Dislocations in Silicon Semiconductor Devices: Diffusion, Electrical," J. Electrochem. Soc. **115**, pp.860-865 (1968).
- 8) A.Ohsawa, K.Honda, R.Takizawa, T.Nakanishi, M.Aoki and N.Toyokura: "Effects of Impurities on Microelectronic Devices," *Proc. 6th Int. Symp. Silicon Materials Science & Technology, Montreal, 1990* (Electrochemical Society, Pennington, 1990) pp.601-613.
- 9) Y.Matsushita: "Defect Control in Silicon Crystals," *1989 Symp. VLSI Tech.*,

- Kyoto, 1989* (Japan Society of Applied Physics, Tokyo, 1989) pp.5-8.
- 10) S.Isomae, Y.Tamaki, A.Yajima, M.Nanba and M.Maki: "Dislocation Generation at Si_3N_4 Film Edges on Silicon Substrates and Viscoelastic Behavior of SiO_2 Films," J. Electrochem. Soc. **126**, pp.1014-1019 (1979).
 - 11) K.Shibata and K.Taniguchi: "Generation Mechanism of Dislocations in Local Oxidation of Silicon," J. Electrochem. Soc. **127**, pp.1383-1387 (1980).
 - 12) Y.Tamaki, S.Isomae, S.Mizuo and H.Higuchi: "Evaluation of Dislocation Generation at Si_3N_4 Film Edges on Silicon Substrates by Selective Oxidation," J. Electrochem. Soc. **128**, pp.644-648 (1981).
 - 13) Y.Tamaki, S.Isomae, S.Mizuo and H.Higuchi: "Evaluation of Dislocation Generation on Silicon Substrates by Selective Oxidation," J. Electrochem. Soc. **130**, pp.2266-2270 (1983).
 - 14) E.P.EerNisse: "Viscous flow of thermal SiO_2 ," Appl. Phys. Lett. **30**, pp.290-292 (1977).
 - 15) H.Kondoh, J.Ryuta, E.Morita, T.Yoshimi and Y.Shimanuki: "Quantitative Analysis of Surface Contaminations on Si Wafers by Total Reflection X-Ray Fluorescence," Jpn. J. Appl. Phys. **31**, pp.L11-L13 (1992).
 - 16) E.R.Weber: "Transition Metals in Silicon," Appl. Phys. A (Germany) **30**, pp.1-22 (1983).
 - 17) T.Tokuyama, Y.Fujii, Y.Sugita and S.Kishino: "Thermal Expansion Coefficient of a Pyrolytically Deposited Silicon Nitride Film," Jpn. J. Appl. Phys. **6**, pp.1252-1253 (1967).
 - 18) K.Kobayashi, Y.Inoue, T.Nishimura, M.Hirayama, Y.Akasaka, T.Kato, S.Ibuki: "Local-Oxidation-Induced Stress Measured by Raman Microprobe

Spectroscopy," J. Electrochem. Soc. **137**, pp.1987-1989 (1990).

- 19) I.De Wolf, J.Vanhellemont, A.Romano-Rodríguez, H.Norström and H.E.Maes: "Micro-Raman study of stress distribution in local isolation structures and correlation with transmission electron microscopy," J. Appl.Phys. **71**, pp.898-906 (1992).




Fig.3-1 予備実験の概略フロー




Fig.3-2 field-SiO₂ 膜厚を変化させた場合の LOCOS構造の断面TEM観察像




Fig.3-3 LOCOS端に発生した欠陥密度の
field-SiO₂膜厚依存性




Fig.3-4 Si₃N₄ 膜厚を変化させた場合の LOCOS構造の断面TEM観察像




Fig.3-5 LOCOS端に発生した欠陥密度の
Si₃N₄膜厚依存性




Fig.3-6 強制汚染法、及び濃度分析
実験の概略フロー

Table 3- I . 実験に使用したサンプル一覧

| サンプル名 | Pad-SiO ₂ (nm) | Si ₃ N ₄ (nm) | Field-SiO ₂ (nm) | 濃度分析 方法 | 予想応力 順位 |
|------------------|------------------------------|--|--------------------------------|------------|------------|
| PL ^{a)} | 35 | - | 800 | SIMS | - |
| L- BL | 35 | 100 | 800 | SIMS, TXRF | 3 |
| L- AL | 35 | 200 | 800 | SIMS, TXRF | 2 |
| L- BX | 35 | 100 | 1,200 | SIMS, TXRF | 1 |
| L- BS | 35 | 100 | 400 | TXRF | 4 |
| L- CS | 35 | 50 | 400 | TXRF | 5 |

a) PLには、LOCOSサンプルと同等の熱履歴を加えてある。




Fig.3-7 種々の形成条件下に於ける
LOCOS端に発生した欠陥密度




Fig.3-8 フォトリソグラフ工程完了後のサンプルの光学顕微鏡による平面写真、及びSIMS分析に於けるラスタ領域の位置




Fig.3-9 高感度TXRF分析法¹⁵⁾の概略




Fig.3-10 PLサンプルのSiO₂表面からのSIMSによるFe濃度の深さ方向分布




Fig.3-11 L-BX,L-AL,L-BLの各LOCOSサンプルの絶縁膜除去後のSIMSによるFe濃度の深さ方向分布






Fig.3-12 各LOCOSサンプルのFe表面濃度のTXRFによる分析結果



L-BX



L-BL




L-BS



20 μ m


Fig.3-13 L-BX(a), L-BL(b), L-BS(c)の各LOCOSサンプルの光学顕微鏡による平面観察写真

a



0.2 μm

b



0.1 μm

Fig.3-14 LOCOS端に発生したFeのシリサイド(a)と転位ループ(b)のTEMによる観察像

第 4 章

LOCOS端近傍のpn接合リーク電流発生に及ぼす基板 結晶性の影響

出典: 石神俊一郎, 降屋 久: 「LOCOS端に於ける微量pn接合リーク電
流に及ぼす基板結晶性の影響」, 三菱マテリアル(株)中央研究所
技術報告 第2224号 (1994).

4. 1 はじめに

メガビットからギガビットへと飛躍的な集積度を達成しつつあるDRAM(Dynamic Random Access Memory)等のULSIデバイスに、素子として使用されている実際のトランジスタに於いては、記憶として電荷を蓄えるpn接合部の一端がLOCOS端部に重複する構造を採用する場合が多く、LOCOS端部で発生するpn接合リーク電流¹⁾が、DRAMの集積度向上に伴うデバイスの信頼性維持、特に記憶である蓄積電荷を一定量に保持する為に、定期的に電荷を補充する動作の間隔であるリフレッシュタイムを向上させる上での重大な妨げとして近年クローズアップされている。

ここで、まず、半導体に関する過去の研究成果の中から、pn接合リーク電流に関して理解されている一般的な議論を以下に紹介する。まず、代表的なDRAM構造のメモリセル部の断面図をFig.4-1に示す。ビットラインを通して流れてきた電荷は、まずビットライン・コンタクト直下のn⁺領域(ソース;Fig.4-1中のSource)に蓄えられる。その後、ワードラインに電圧をかけてチャネルをオン・オフすることにより、ストレージノード・コンタクト直下のn⁺領域(ドレイン;Fig.4-1中のDrain)に移動され、ここからコンタクト(poly-Si層)を経由してストレージノード(2つのpoly-Si層の間にある絶縁膜)内に記憶として蓄えられる。しかし、ストレージノード周辺の各部材が完璧な絶縁性を有してないため、一旦蓄えられた記憶がリーク電流として漏れてしまい、結果的にメモリセルの記憶が失われることになる。この記憶が失われる電荷リーク経路は、

①pn接合界面でのリーク(接合リーク電流の面積成分)

②LOCOS端でのリーク(接合リーク電流の周辺成分)

③キャパシタリーク

④チャネルリーク、又は隣接セル間リーク

の4種類が主に知られている。これらのうち、③キャパシタリークや④チャネルリークは、層間絶縁膜の絶縁性の向上、及びイオン注入方法の改善によるトランスファーゲート構造や素子間分離能力の向上などにより、リーク電流の原因としては殆ど顕在化しなくなって来た。一方、従来から指摘されており、現在も接合リーク電流の最大の原因として挙げられているのは、Fig.4-1中に示した、結晶性に起因して基板に対して起こる接合リーク電流の①面積成分と②周辺成分の2つである。

pn接合リーク電流の面積成分に関しては、ドレインやソース等の拡散領域中に、酸素析出物や積層欠陥、 n^+ 領域形成時のイオン注入損傷として導入される微小転位ループ、の各欠陥が取り込まれることは十分に可能性が高く、積層欠陥の場合には非晶質となった内部でドーパントの拡散が遅れることにより拡散領域の形状が非対称となることに起因してリーク電流が発生すること^{2,3)}、イオン注入による転位ループの場合にはシリコンのバンドギャップ中に捕捉準位を形成するものの、拡散領域と基板の境界付近に形成された転位ループは電氣的に不活性であること⁴⁾、等の事項が過去の研究成果からわかっている。しかしながら、主に酸素析出物によって構成される内部欠陥層や育成完了時点で既に単結晶中に存在しているとされるgrown-in欠陥、或いは磁場を印加した(MCZ)場合等の育成条件の差異、

の諸基板仕様がリーク電流に及ぼす影響に関しては、現在に至るまで必ずしも活発な研究は行われて来ていない。pn接合リーク電流の周辺成分、即ち、LOCOS端部で発生するリーク電流については、LOCOS端の欠陥^{5,6)}、及び応力⁵⁾が深く関わっている可能性が示唆されている。しかし、これに関しても、LOCOS端部に捕捉される重金属不純物が形成する生成・再結合中心によるリーク電流発生モデル⁷⁾が提唱されているのみで、LOCOS端の欠陥及び応力、更には基板結晶内部の格子間酸素に起因する内部格子欠陥層等のウェーハ基板結晶性とリーク電流との相関関係は、未だ明確になったとは言いがたいのが現状であることは、本論文の第3章で述べた通りである。

本章では、これらの背景に基づき、LOCOSにより素子分離を行なった実際のトランジスタ構造にまで研究対象を拡大し、その最大の技術的課題であるpn接合リーク電流の面積・周辺の各成分の低減技術の確立に対する基板結晶性からのアプローチを試みた結果について述べる。

4. 2 実験方法

4.2.1 pn接合リーク電流の発生機構

4.1項で述べたpn接合リーク電流の面積・周辺各成分に関しては、既に詳細な研究が行われた結果、その発生機構のほぼ全容が解明されており、この項では、まずこれらの研究成果を引用して、pn接合リーク電流の各成分について述べることにする。

一般的に、接合リーク電流の面積成分は、空乏層の外(中性領域)からの電子の拡散により発生する拡散成分(J_d)⁸⁾と、空乏層内に存在する生成・再結合中心により発生する生成成分(J_g)⁹⁾の2成分に分解されること、また周辺成分は主に空乏層内のSi/SiO₂界面に於ける表面再結合によって発生する表面生成成分(J_{sg})¹⁰⁾として求められること、等が知られている。これらについては既に詳細な研究がなされており、上記各成分は以下の式で与えられることがわかっている。⁸⁻¹⁰⁾

$$J_{d,n} = qD_n (n_i^2 / N_A L_n) \{ \exp(-E_g / kT) - 1 \} \quad \text{式(4-1)}$$

$$J_g = q (n_i W / \tau_g) \{ \exp(-E_g / 2kT) - 1 \} \quad \text{式(4-2)}$$

$$J_{sg} = q S_0 n_i W_s \{ \exp(-E_g / 2kT) - 1 \} (L/A) \quad \text{式(4-3)}$$

ここで、 q は電荷量、 D_n は電子の拡散係数、 n_i は真性キャリア濃度、 N_A はアクセプタ濃度、 L_n は電子の拡散長さ、 W は空乏層幅、 τ_g は生成ライフタイム、 S_0 は表面再結合速度、 W_s はSi/SiO₂界面付近での空乏層幅、 k はボルツマン定数、 E_g はシリコンのバンドギャップ(=1.12eV)、 L はpn接合領域の周辺長、 A はpn接合領域の面積である。

リーク電流の面積成分は拡散成分と生成成分の和として表わされ、トランジスタの一般的な作動電圧である逆バイアス5Vの場合、低温領域(室温以下)では生成成分が、また高温領域(100℃付近)では拡散成分が支配的であることは周知の通りである。また、殆どの場合に優勢な拡散成分は、(4-1)式から逆バイアス依存性を持たないため、面積成分のI-V曲線は電圧に依らずほぼ一定となる。一方、リーク電流の周辺成分はSi/SiO₂界面での表面再結合によるものが支配的であるとされ¹⁰⁾、(4-3)式から空乏層幅、即ち逆バイアス依存性を持っていることが知られている。このことは、温度の項の寄与が小さい低温領域でより顕著に見られる。これらリーク電流の各成分は、先にも述べた通り対基板のリーク電流であって、基板の結晶性が大きく影響を及ぼしていると考えられており、言わばリフレッシュ特性を左右する基板パラメータとして認識されている。従って、これらの値は予めTEG(Test Element Group)により求められ、実際のDRAM設計、及びリフレッシュタイム規格設定の際の基準となるのが通常である。

4.2.2 基板仕様とサンプル作製

Table4- I に、本実験に於いて準備した、基板結晶性の影響調査用サンプルの内容を示す。今回の実験で使用したウェーハのスペックは、<100>方向に成長させた単結晶から切り出されたp型、抵抗率約10Ω・cm、直径6"φのシリコンウェーハである。まず、IG処理を施すサンプルとして、通常のCZ法により育成された単結晶から切り出された基板酸素濃度[Oi]:約 1.4×10^{18} atoms/cm³(旧ASTM値)のウェーハを用意

し、内部欠陥層がpn接合リーク電流に及ぼす影響について調査するため、2段目の熱処理プロセスを変化させた2種類のIG熱処理を施すことにより、内部欠陥密度を約 $10^9/\text{cm}^3$ と約 $10^{10}/\text{cm}^3$ の2水準に振ったサンプルを作製した。これらのサンプルに施したIG処理は、第2章で採用した熱処理条件と同様で、以下に示す3段熱処理であった。

①高温熱処理; $1100^\circ\text{C} \times 4 \text{ hr}$ in dry O_2

②低温熱処理; $550^\circ\text{C} \rightarrow (r \text{ } ^\circ\text{C}/\text{min}) \rightarrow 950^\circ\text{C}$ 、 $950^\circ\text{C} \times 1 \text{ hr}$ in N_2

③高温熱処理; $1000^\circ\text{C} \times 24 \text{ hr}$ in dry O_2

内部欠陥密度制御のために変化させた2段目の熱処理プロセスのパラメータは、昇温速度 r である。密度約 $10^9/\text{cm}^3$ の場合には $r=1.0$ 、密度約 $10^{10}/\text{cm}^3$ の場合には $r=0.5$ であった。これらの熱処理によりIG処理を施されたサンプルの劈開断面の選択エッチング後の光学顕微鏡による観察結果から、そのDZ幅は $10 \sim 20 \mu\text{m}$ であること、及び内部欠陥密度は当初の目標設定値通りであることを確認した。

次に、grown-in欠陥の影響調査用サンプルの内容について述べる。grown-in欠陥の代表的な存在として知られているCOP¹¹⁾は、その密度が結晶育成時の引上げ速度に大きく依存する^{11,12)}ことが既に明らかにされており、これを利用して、COP密度をReferenceに比較して高($\sim 2,000/\text{cm}^2$)、中($\sim 1,000/\text{cm}^2$)、の2水準に設定したサンプルを作製した。それぞれのCOP密度に対応する引上げ速度は、 $1.7 \text{ mm}/\text{min}$ 、 $1.4 \text{ mm}/\text{min}$ である。また、先述のIGサンプル等と同程度のゲッターリング能力を付与しておく必要から、これらのサンプルには、全てエクストリンシック・ゲッターリング(EG)処理として裏面に厚さ $1.5 \mu\text{m}$ の

poly-Si層を堆積した。

最後に、結晶製法の差異の影響調査用のサンプルの作製について述べる。育成方法の異なる結晶を有するサンプルとして、エピタキシャルウェーハ、及び1,500Gaussの磁場を印加したMCZ法により育成した単結晶から切り出されたウェーハ、の2種類を用意した。エピタキシャルウェーハの基板はP<100>0.01~0.02 Ωcm で、結晶製法の差異にのみ着目するため、気相成長に先立って特に基板IG処理は行っていない。また、エピタキシャル層は厚さ約10 μm 、P<100>8.5~11.5 Ωcm で、含有される酸素は $5 \times 10^{16} \text{atoms/cm}^3$ 以下であると推定された。MCZサンプルの[Oi]は、約 $1.2 \times 10^{18} \text{atoms/cm}^3$ であった。これらのサンプルに関しても、全てEG処理として厚さ1.5 μm のpoly-Si層を堆積した。全てのサンプルに対するReferenceとしては、[Oi]約 $1.0 \times 10^{18} \text{atoms/cm}^3$ 、厚さ1.5 μm のpoly-Si層をゲッタリング処理として堆積させたサンプルを使用した。これらのReferenceは、各基板結晶仕様の調査実験毎に各TEGロットに投入された。

4.2.3 TEG評価とパターン幅の影響調査実験

本実験に於いて、pn接合リーク電流を測定するために行なったTEG評価用プロセスフローの概略について、以下に説明する。素子分離構造は第2章、及び第3章で採用したLOCOSと同一形成方法によるものあった。LOCOSの構成因子であるpad-SiO₂、及びSi₃N₄、field-SiO₂の各膜厚はそれぞれ30nm、50nm、500nmで、フィールド酸化は950℃、wet O₂ (pyrogenic)で行なった。イオン注入前の犠牲SiO₂

膜の膜厚は30nmで、チャンネルカット注入(Boron 160keV, $6.0 \times 10^{12}/\text{cm}^2$)がスルーインプラで行なわれた。引き続き、Phos. を50keVで $1.0 \times 10^{13}/\text{cm}^2$ 、 n^+ 層としてAsを $4.0 \times 10^{15}/\text{cm}^2$ 注入した。コンタクトホール形成後に、SAC注入 (Phos. 60keV, $2.0 \times 10^{14}/\text{cm}^2$) とアルミ配線、及びシンタが行なわれ、最後に保護膜としてSiN膜がコーティングされた。裏面仕上げとして、poly-Si層を研削して除去し、Auをスパッタリングにより蒸着させた。

使用したTEGマスクのうち、基板結晶性評価実験に用いたTEGチップ内に搭載された各パターンの詳細に関する説明をFig.4-2に示す。本研究に使用したTEGパターンは、pn接合リーク電流評価用としてLOCOSパターン($S=41.04\text{mm}^2$ 、 $L=39.64\text{m}$)、及びFLATパターン($S=21.00\text{mm}^2$ 、 $L=24.20\text{mm}$)の両方を有する構造となっている。また、LOCOSパターンは、Fig.4-2に示した通り幅 $1\mu\text{m}$ 、長さ2.2mmのLOCOS分離帯が4,500本繰り返された構造となっており、圧倒的にLOCOS周辺長さが長く、このパターンを使用して測定されたリーク電流では周辺成分が支配的である。周辺長さは総計で36.64m、 n 領域の面積は 41.04mm^2 であった。一方、FLATパターンは、大きな正方形の n 領域の四方をLOCOSで取り囲んだ構造で、周辺長さは24.20mm、 n 領域の面積は 21.00mm^2 であった。FLATパターンを使用して測定されたリーク電流については、LOCOSパターンとは逆に面積成分が支配的になる。この様に、活性領域の面積とLOCOS周辺長が異なる2種類のパターンを用いてリーク電流を測定した場合¹³⁾、LOCOS、FLAT各々のパターンの測定値は、以下の様な連立式で与えられるこ

とが知られている。

$$J_L L_{\text{LOCOS}} + J_S S_{\text{LOCOS}} = J_{\text{LOCOS}} \quad \text{式(4-4)}$$

$$J_L L_{\text{FLAT}} + J_S S_{\text{FLAT}} = J_{\text{FLAT}} \quad \text{式(4-5)}$$

J_L : リーク電流の周辺成分 (A/cm)

J_S : リーク電流の面積成分 (A/cm²)

L_{LOCOS} : LOCOSパターン周辺長、 S_{LOCOS} : LOCOSパターン面積

L_{FLAT} : FLATパターン周辺長、 S_{FLAT} : FLATパターン面積

J_{LOCOS} : LOCOSパターン測定値、 J_{FLAT} : FLATパターン測定値

これらの連立式から、周辺成分及び面積成分は、

$$J_L = (J_{\text{LOCOS}} S_{\text{FLAT}} - J_{\text{FLAT}} S_{\text{LOCOS}}) / (L_{\text{LOCOS}} S_{\text{FLAT}} - L_{\text{FLAT}} S_{\text{LOCOS}}) \quad \text{式(4-6)}$$

$$J_S = (J_{\text{FLAT}} L_{\text{LOCOS}} - J_{\text{LOCOS}} L_{\text{FLAT}}) / (L_{\text{LOCOS}} S_{\text{FLAT}} - L_{\text{FLAT}} S_{\text{LOCOS}}) \quad \text{式(4-7)}$$

として求められる。本研究の実験結果に於けるpn接合リーク電流の周辺成分及び面積成分は、全てこの計算式によって得られたものである。

続いて、基板結晶仕様の影響調査と同時に、LOCOS端の応力が主に周辺成分に対して及ぼす影響を調査する目的で作製した、活性領域幅を変化させた(以下、Physical Dimensionと称する)TEGパターンの、チップ内各パターンの詳細に関する説明をFig.4-3に示す。このパターンには、5種類のLOCOSパターン、及び1つのFLATパターンが搭載されており、FLATパターンは基板結晶仕様評価用の場合と周辺長

や面積が若干異なるだけで、その構造は全く同一である。5種類のLOCOSパターンの内訳は、その詳細な構造等をFig.4-3に示した通り、LOCOS素子分離帯の幅(s)を $1\mu\text{m}$ に固定したまま、活性領域の幅(ℓ)を $0.5\mu\text{m}$ 、 $1\mu\text{m}$ 、 $2\mu\text{m}$ 、 $4\mu\text{m}$ と振ったパターンと、 ℓ/s 幅を $2/1\mu\text{m}$ と同じにしたまま全体を 45° 回転させたパターン、である。LOCOS素子分離帯の本数は、FLATパターンに比較してLOCOS周辺長が圧倒的に長くなる、即ち接合リーク電流の周辺成分が支配的になる様に(実際にはFLATパターン測定値より約1桁高い)逆算して決定した。これらのLOCOSパターンに於けるリーク電流測定値も、上記の計算式と、各々の周辺長、面積を用いて、リーク電流の周辺成分と面積成分とに分解した。

実際の接合リーク電流測定に際しては、サンプルのTEG評価用プロセス流動が完了した後に、ヒューレット・パッカード社製半導体パラメータアナライザHP4142Bを用いて、LOCOSパターン、及びFLATパターンの接合リーク電流の温度特性を測定した。測定に際しては、各条件からサンプルを1枚ずつ選び出し、面内任意の3チップについて、ウェーハ保持台の温度を付属の温度制御装置を用いて $30(\text{RT})$ 、 50 、 65 、 80 、 95 、 110 、 125°C の各温度に設定した上で、 5V でのリーク電流測定値をアレニウス・プロットし、接合リーク電流の温度依存性を調査した。

4. 3 実験結果

内部欠陥密度の異なるIGサンプルを投入したTEGロットに於けるpn接合リーク電流測定結果を解析して、リーク電流を面積成分と周辺成分とに分解し、面積成分の温度特性をアレニウス・プロットした結果をFig.4-4に示す。IGを施したサンプルのリーク電流が、室温ではReferenceに比較して5～10%程度低下していること、逆に $T=65^{\circ}\text{C}$ 以上の高温ではReferenceに比較して40～50%程度増加しており、内部格子欠陥密度が高いサンプルの方がその傾向は顕著であること、等がわかる。アレニウス・プロットから求めた、リーク電流の面積成分全体の活性化エネルギーは、IGを施したサンプルについては1.10～1.12eV、Referenceについては約1.06eVであった。IGを施したサンプルの方が高い活性化エネルギーが得られているが、これは高温(65°C 以上)領域の拡散成分と室温付近の生成成分とを同時に1本の直線で近似したことにより、見掛け上高くなったためと考えられる。高温(65°C 以上)領域の拡散成分は、グラフからわかる通り、リーク電流の高い方にほぼ平行移動していた。面積成分全体の活性化エネルギーは、4.2.1項で述べたリーク電流の理論式から、シリコンのバンドギャップ($=1.12\text{eV}$)に相当することが知られている。上述の実験値は、理論値に対してかなり良い近似値となっており、他の報告に於ける活性化エネルギー値^{7,14)}とも対応が取れていた。また、本章では紹介しないが、リーク電流の周辺成分に関しては、Ref.に比較して殆ど差異は観察されず、内部欠陥層がLOCOS端のpn接合リーク電流に対して影響を及ぼさないことがわかった。

続いて、grown-in欠陥(COP)密度の異なるサンプルを投入したTEGロットに於けるpn接合リーク電流測定結果を解析して、リーク電流を面積成分と周辺成分とに分解し、面積成分の温度特性をアレニウス・プロットした結果をFig.4-5に示す。COPに関しては、Referenceも含めてその密度を3水準に振ったにも係わらず、全ての測定点はReferenceと一致しており、有意差は全く観察されなかった。リーク電流の面積成分全体の活性化エネルギーは、約1.01eVであった。また、IGサンプルと同様に、リーク電流の周辺成分に関しては、Ref.と比較して殆ど差異は観察されず、COPもLOCOS端のpn接合リーク電流に対しては影響を及ぼさないことがわかった。

続いて、結晶製法の異なる(エピタキシャル、MCZ)サンプルを投入したTEGロットに於けるpn接合リーク電流測定結果を解析して、リーク電流を面積成分と周辺成分とに分解し、面積成分の温度特性をアレニウス・プロットした結果をFig.4-6に示す。MCZウェーハに関しては、結晶育成時に磁場を印加して、融液と固体単結晶との固液界面の拡散境界層の厚みが変化することに起因して、欠陥核や不純物等を取り込む挙動が通常のCZ結晶に比較して異なる等、特徴ある結晶特性を有することが予想されたが、リーク電流の面積成分に関して、Fig.4-6の結果を見る限りではReferenceと何ら有意差は観察されなかった。一方、エピタキシャルウェーハに関しては、全ての測定点に於いてリーク電流の面積成分が低下していること、また高温(65℃以上)領域の方がリーク電流の低下が顕著であること、がわかる。アレニウス・プロットから求めたリーク電流の面積成分全体の活性化エネルギーは、Reference、及びMCZについては1.02~1.03eV、エピタキシャルウェーハについては約0.88eVであった。エピタキシャルウ

エーハの活性化エネルギーの方が小さくなっているが、これは高温(65℃以上)領域の拡散成分と室温付近の生成成分とを同時に1本の直線で近似したことにより見掛け上低くなったためと考えられる。高温(65℃以上)領域の拡散成分は、グラフからわかる通り、リーク電流の低い方にはほぼ平行移動していた。また、IGサンプルの場合と同様に、リーク電流の周辺成分に関しては、Ref.と比較して殆ど差異は観察されず、結晶製法の違いもLOCOS端のpn接合リーク電流に対しては影響を及ぼさないことがわかった。

最後に、Physical Dimension がpn接合リーク電流に及ぼす影響を調査した結果について、pn接合リーク電流測定結果を解析してリーク電流を面積成分と周辺成分とに分解し、周辺成分について ℓ/s 幅を変化させた各LOCOSパターンの室温に於ける0～10Vの間でのI-V特性と、温度特性をアレニウス・プロットした結果の両方をFig.4-7に示す。ここでは結果を掲載しないが、前項までの基板結晶性評価結果とは異なり、面積成分については、各 ℓ/s 幅間で有意差は全く見られなかったものの、周辺成分については、図に示した通り、各 ℓ/s 幅間でリーク電流に差異が生じていることがわかった。まず、I-V特性評価結果(Fig.4-7(a))から、0～3Vの間では各 ℓ/s 幅の測定値はほぼ一定であるのに対して、4V付近から $\ell/s=0.5/1(\mu\text{m})$ のLOCOSパターンの測定値が他に比較して高くなり始め、電圧の上昇と共にその差は増大すること、 $\ell/s=1/1(\mu\text{m})$ と $\ell/s=2/1, 4/1(\mu\text{m})$ の3種類のLOCOSパターンの測定値は、ほぼ同レベルにあって、 $\ell/s=0.5/1(\mu\text{m})$ の場合よりはリーク電流は低減されていること、45°回転させたLOCOSパターンの場合に最も勾配は緩やかで、且つ最もリーク電流が低減されていること、がわかった。この傾向は、Fig.4-7(b)のアレニウス・プロッ

トに於いても明確に認められ、高温領域(90℃以上)では全ての測定値がほぼ一致しているのに対して、低温側(RT~65℃)では $\ell/s=0.5/1(\mu\text{m})$ のリーク電流が最も高く、45° 回転させた場合に最もリーク電流が低減されていることがわかった。周辺成分の活性化エネルギーは $\ell/s=0.5/1(\mu\text{m})$ の場合に0.65eVと最も小さく、45° 回転させた場合には0.70eVで最も大きくなっていた。周辺成分の活性化エネルギーは、4.2.1項で述べたリーク電流の理論式からシリコンのバンドギャップの半分(=0.56eV)に相当することが知られており、上述の実験値は、理論値に対して良い近似値となっていることがわかる。更に、上述の接合リーク電流評価用サンプルの表面から、保護膜やフィールド酸化膜をエッチングにより除去して基板を露出させ、欠陥顕在化のためのライトエッチを30秒施した後に光学顕微鏡で観察した結果のうち、 $\ell/s=0.5/1(\mu\text{m})$ のLOCOSパターンの写真をFig.4-8に示す。LOCOS構造作製時に形成した微小転位ループに対応していると思われる、大きさ0.1~0.2(μm)のエッチピットが、主に活性領域に観察されていた。

4.4 考 察

4.4.1 IG処理がpn接合リーク電流に及ぼす影響

Fig.4-4のアレニウス・プロットから、IG処理を施したサンプルのpn接合リーク電流の面積成分は、室温領域でReferenceに比較して若干減少しており、逆に高温領域(65℃以上)ではReferenceに比較して増加していることが結論付けられた。室温付近での面積成分に於いては、pn接合リーク電流は、4.2.1項でも述べた様に、pn接合領域に対して電圧を印加した時の空乏層内に存在する生成・再結合中心に起因して発生する生成成分が支配的であるとされている。一方、生成成分の2倍の活性化エネルギーを持つ拡散成分は、勾配が急なため室温付近では既に生成成分より約1桁も小さい値となっており、この温度領域では面積成分に対して殆ど影響を及ぼし得ないと判断される。即ち、室温付近での面積成分の低下は、生成成分の低下に単独に起因していることが結論付けられる。IG処理を施すことにより、生成成分が低下することの原因としては、既にOhsawaら⁷⁾が報告している様に、単結晶育成時に石英ルツボ等から混入したり、デバイスプロセス流動中に装置から汚染した重金属不純物や、デバイスプロセスの熱処理中に形成した微小欠陥が、内部欠陥層によりゲッタリングされ、空乏層中の生成・再結合中心が大幅に減少したため、リーク電流の生成成分が減少したと考えれば説明可能である。逆に、高温領域で面積成分が増加しているのは、この温度領域では生成成分は拡散成分より約2桁程度小さくなっており、面積成分に対して殆ど影響を及ぼし得ないと判断されるため、IG処理により大量に形

成された内部欠陥層に起因するリーク電流の拡散成分が増加した^{7,14)}ことによるものであると考える。更に、Fig.4-4に於いて、内部欠陥密度が約 $10^{10}/\text{cm}^3$ と高い方が、約 $10^9/\text{cm}^3$ の場合に比較して高温領域でのリーク電流の面積成分が増加しており、上述のモデルに対する傍証に成り得ると考えられる。

以上述べた様に、IG処理を施すことにより、室温付近では生成成分が低減されるためpn接合リーク電流の面積成分が減少することがわかった。しかしながら、LOCOS端でのリーク電流に対応していると考えられる周辺成分に関しては、全く低減効果を有さないことがわかった。第2章で述べたLOCOS端の微小転位ループ発生の原因となる格子間シリコン原子は、それら自体がリーク電流の発生源となっている可能性も充分考えられ、また、第3章で述べたLOCOS端に捕捉される重金属不純物に至っては、4.1項でも述べた通り、唯一明確になったリーク電流発生機構の1つとして既に認識されているため、IG処理に対しては、これらの因子を内部欠陥層によってゲッタリングしLOCOS端から除去する、という効果が期待された。しかしながら、今回の実験ではこの効果は全く確認されず、IG処理による面積成分への影響のみが確認されたに留まった。

また、実際のDRAMに於いては、リーク電流は以下の式で表わされる。

$$J_{\text{Leak}} = L J_L + S J_S \quad \text{式(4-8)}$$

J_L : リーク電流の周辺成分 (A/cm)

J_S : リーク電流の面積成分 (A/cm^2)

L : パターン周辺長、 S : パターン面積、 J_{Leak} : 総リーク電流

DRAMに代表される超微細構造を有するトランジスタの場合には、圧倒的に周辺長が長く、 $L \gg S$ であるため、(4-8)式は、

$$J_{\text{Leak}} \doteq L J_L \quad \text{式(4-9)}$$

と近似される。つまり、この式は、DRAMに於けるリーク電流を支配するのは周辺成分であり面積成分を低減してもその効果は無視できるほど微量なものでしかないということを示している。従って、この項で述べたIG処理によるTEGでのpn接合リーク電流の面積成分低減効果は、実際のDRAMに於けるLOCOS端のリーク電流低減には全く寄与しないことが予想される。

4.4.2 grown-in欠陥(COP)の影響

grown-in欠陥(COP)がpn接合リーク電流に及ぼす影響について調査した結果、Fig.4-5に示した通り、COP密度を3水準に振ったサンプルを用意したにも係わらず、各条件間で全く有意差は観察されなかった。

COPは、シリコン単結晶育成中に融液からの取り込みや熱履歴の影響を受けて形成されたgrown-in欠陥で、酸素析出物とは本質的に異なる核から成長した欠陥であるとされている。本研究に際しては、n領域中に存在するイオン照射損傷として形成される微小転位ループと同じ機構によって、n領域中に取り込まれたCOP、或いはLOCOS端に存在するCOP等のgrown-in欠陥が、リーク電流の原因として振る舞うという仮想モデルを立てた上で、COP密度を基板仕様条件の1つとして選択したわけであるが、今回の実験結果をみる限りでは、COPは接合リーク電流に対して全く影響を及ぼしていないことが結論付

けられる。しかし、n領域やLOCOS端、或いは空乏層中に含まれるCOPの数量との正確な対応、或いはCOPの大きさを考慮する等、今後も更に詳細な検討を加えて行く必要はあると考えている。

4.4.3 結晶製法の影響

Fig.4-6のアレニウス・プロットから、エピタキシャルウェーハのpn接合リーク電流の面積成分は、室温領域に於いても、また高温領域(65℃以上)に於いても、Referenceに比較して減少していることが結論付けられた。室温付近での面積成分に関しては、4.4.1項で述べたIGサンプルの場合と同様に、生成成分の低下に単独に起因していることが考えられる。この原因としては、エピタキシャル層が気相成長により形成されたため酸素原子を殆ど固溶せず、IG処理により形成されるDZ層以上に清浄化されたデバイス作製領域を有していること、或いは、IGの場合と同様な機構、即ち、共有結合半径がシリコン原子に比較して小さいボロンを高濃度にドーピングしたことにより、全体に弾性歪み場を生じたP⁺基板によるゲッターリング効果¹⁵⁾、の2つが可能性あるモデルとして挙げられる。一方、65℃以上の高温領域での面積成分の低下は、高温で支配的な拡散成分の低減に起因すると結論付けられる。この点に関しては、エピタキシャルウェーハのリーク電流の拡散成分が、エピタキシャル層に比較して基板のアクセプタ濃度が3桁も高いことに起因して低減されることが既に確認されており^{14,16)}、本研究での実験結果は、この理由により説明するのが妥当であると思われる。

当初、結晶育成方法の違いによる微妙な結晶格子の差異(具体的イメージには乏しい)が、LOCOS端のpn接合リーク電流に影響を及ぼしているという可能性を予想して、基板仕様条件の1つとして結晶育成方法を選択したわけであるが、今回の実験結果を見る限りでは、結晶製法の差異は、基板のアクセプタ濃度との差異(従って本研究の対象としての結晶性ではない)による面積成分の低減効果以外には、pn接合リーク電流に対して全く影響を及ぼしていないことが結論付けられた。

4.4.4 Physical Dimensionの影響

Fig.4-7から、Physical Dimension の影響の調査を目的として ℓ/s 幅を振ったLOCOSパターンに於いては、 $\ell/s=0.5/1(\mu\text{m})$ の場合に最もpn接合リーク電流の周辺成分は高くなり、 $\ell/s=1/1(\mu\text{m})$ と $\ell/s=2/1$ 、 $4/1(\mu\text{m})$ の3種類のLOCOSパターンの測定値は、ほぼ同レベルにあって、 $\ell/s=0.5/1(\mu\text{m})$ の場合よりリーク電流は低減されており、 45° 回転させたLOCOSパターンの場合に最もリーク電流が低いという結果が得られた。一般的に、LOCOS端に発生する応力が、素子作製領域を狭くするほど増加する傾向にあることは、顕微ラマン分光測定を行なった過去の研究結果から既に明らかにされており¹⁷⁾、本実験結果に於けるpn接合リーク電流の周辺成分の ℓ/s 幅依存性、及びFig.4-8で $\ell/s=0.5/1(\mu\text{m})$ のパターンにのみ確認された微小転位ループの形成は、これらの報告を踏まえれば、LOCOS端に発生した応力の大きさに対応していると結論付けられる。更に、TEGパターン作製

プロセスの流動に際しては、各LOCOSパターン作製時のチャネルカット注入量等の全てのプロセス因子は同一であったため、Fig.4-7(b)のアレニウス・プロットに於いて見られたリーク電流の周辺成分の低温側での有意差は、上記のLOCOS端に発生した応力に起因している可能性が高い。即ち、4.2.1項での説明に於いて、pn接合リーク電流の周辺成分は表面再結合成分に一致するという過去の研究例を紹介したのに対して、表面再結合以外の周辺成分構成因子としてLOCOS端の応力が挙げられるという可能性が、本研究により初めて確認された。

また、本実験結果から、故意に45° 傾けたLOCOSパターンに於いて、リーク電流の周辺成分のI-V曲線の勾配が緩やかになり、且つ低減されることが、今回の実験で初めて明らかになった。この結果は、上述のリーク電流の周辺成分の ℓ/s 幅依存性と考え併せれば、45° 傾けたLOCOSパターンの場合に最もLOCOS端の応力発生が低減されている可能性を示していると考えられる。この実験結果に対する理論的な考察を、Fig.4-9に概略図で示した。一般的に、 $\langle 110 \rangle$ 方向に付けられたシリコンウェーハのオリフラ(OF)にパターンの各辺を合わせた場合(Fig.4-9(a))、LOCOS形成プロセスでLOCOS端部に発生する応力が、ダイヤモンド立方格子が塑性変形を起こす際の滑り面である $\{111\}$ 面上での剪断応力^{18,19)}として作用しても、完全転位を生成するための $\langle 110 \rangle$ 方向の応力には一致しないため²⁰⁾、図に示した通り2つの $\langle 110 \rangle$ 方向に分解されなくてはならない。しかしながら、Fig.4-9(a)に於いて、(111)面においてLOCOS形成に起因した応力を一様に受ける原子が全て同一LOCOS端上に並んでいるため、元の格子点位置に

復元させようとする引力を互いに作用させ合うことはない。従って、
一列の原子層を同時に(111)面上を滑らせて、塑性変形、即ち転位を
生じさせるのは、比較的容易であることが予想される。但し、この
様な塑性変形が可能なのは、(111)面と($\bar{1}\bar{1}1$)面の2つの滑り面に於い
てのみである。一方、LOCOS端を $\langle 110 \rangle$ 方向から 45° 傾けた場合に
は(Fig.4-9(b))、上述の剪断応力は、分解しなくても $\langle 110 \rangle$ 方向に一致
はする²⁰⁾。しかしながら、(111)面上にあってLOCOS形成に起因した
応力を受ける原子は、図に示した様に1つだけであり、この原子の
みを滑らせるのは、隣接する原子による復元力の作用によって妨害
されるため当然困難であると考えられる。また、この場合、 $\langle 110 \rangle$ 方
向に一列並んだ原子群全てを、Fig.4-9(a)と同じく同時に滑らせるた
めには、LOCOS端の応力は余りに局部的である。(001)面と交差する
全ての{111}面は、LOCOS端に対して 45° 傾いているため、どの{111}
面を例に採っても同じ結論となる。従って、この場合には、LOCOS
端の応力による{111}面上での滑りによる塑性変形、即ち転位の形成
は起こり難いことが予想される。以上の様な原子モデルによれば、
LOCOS端を $\langle 110 \rangle$ 方向から 45° 傾けた場合には、LOCOS端の応力に
よる塑性変形が起こり難く、結果的にLOCOS端に於けるpn接合リー
ク電流が低減されるという本研究で得られた実験結果に対する理論
的な説明が可能であると考えられる。

4. 5 結 論

本研究では、LOCOSにより素子分離を行なった実際のトランジスタ構造に於けるpn接合リーク電流の面積・周辺の各成分の低減技術の確立に対する、基板結晶性からのアプローチを試みることを目的とし、種々の結晶基板仕様、及び素子分離幅(ℓ/s 幅)の各条件を変化させたサンプルのpn接合リーク電流をTEGによって評価した。その結果、以下の様なことが明らかになった。

- ①基板結晶性は、リーク電流の周辺成分に対しては全く影響を及ぼさない。また、grown-in欠陥(COP)や磁場印加CZ(MCZ)法は、面積・周辺両成分に対して全く影響を及ぼさない。
- ②接合リーク電流の面積成分は、室温付近では、IGとエピタキシャルウェーハの各条件の場合に、生成成分の低減により半減される。この現象は、IGの場合には内部欠陥層のゲッタリング効果により、また、エピタキシャルウェーハの場合にはエピタキシャル層の完全性、ないしはP⁺基板のゲッタリング効果により、それぞれ説明される。
- ③65℃以上の高温領域では、IGの場合には拡散成分の上昇により面積成分は増加し、逆に、エピタキシャルウェーハの場合には拡散成分の低減により面積成分は減少する。これは、IGの場合は内部欠陥層からの拡散電流により、また、エピタキ

シャルウェーハの場合にはエピ層と基板とのドーパント濃度差により、それぞれ説明される。

④リーク電流の周辺成分には ℓ/s 幅依存性があり、 $\ell/s=0.5/1(\mu\text{m})$ の場合に最もリーク電流は大きく、 ℓ/s 幅が $1/1, 2/1, 4/1(\mu\text{m})$ の3者ではほぼ同等で $\ell/s=0.5/1(\mu\text{m})$ に比較して低減されていた。また、パターンを故意に 45° 傾けたLOCOSパターンに於いて、リーク電流の周辺成分が最も低減されること、I-V曲線の勾配が緩やかになること、の2点が今回の研究で初めて明らかになった。これは、 45° 傾けたLOCOSパターンに於いて、LOCOS端の応力による変形が最も小さいことに起因すると考えられる。

⑤接合リーク電流の周辺成分は、LOCOS分離を導入した場合、従来指摘されてきた表面再結合の1成分ではなく、複数の成分により構成されていること、この第2の成分はLOCOS端の応力である可能性が高いこと、の2点が本研究により初めて明らかにされた。


<参考文献>

- 1) 黒木, 沖原, 伊藤, 北, 伊野: 「接合リーク電流によるLOCOSエッジの評価」, 第53回応用物理学会学術講演会講演予稿集 (1992) p.695 (18a-ZQ-7).
- 2) K.V.Ravi, C.J.Varker and C.E.Volk: "Electrically Active Stacking Faults in Silicon," J. Electrochem. Soc. **120**, pp.533-541 (1973).
- 3) C.J.Varker and K.V.Ravi: "Oxidation-induced stacking faults in silicon. II. Electrical effects in *PN* diodes," J. Appl. Phys. **45**, pp.272-287 (1974).
- 4) T.Kuroi, S.Komori, H.Miyatake and K.Tsukamoto: "SELF-GETTERING AND PROXIMITY GETTERING FOR BURIED LAYER FORMATION BY MEV ION IMPLANTATION," *IEDM Tech. Dig., San Francisco, 1990*, pp.261-264.
- 5) A.Bohg and A.K.Gaind: "Influence of film stress and thermal oxidation on the generation of dislocations in silicon," Appl. Phys. Lett. **33**, pp.895-897 (1978).
- 6) E.Kooi, J.G.van Lierop and J.A.Appels: "Formation of Silicon Nitride at a Si-SiO₂ Interface during Local Oxidation of Silicon and during Heat-Treatment of Oxidized Silicon in NH₃ Gas," J. Electrochem. Soc. **123**, pp.1117-1120 (1976).
- 7) A.Ohsawa, K.Honda, R.Takizawa, T.Nakanishi, M.Aoki and N.Toyokura: "Effects of Impurities on Microelectronic Devices," *Proc. 6th Int. Symp. Silicon Materials Science & Technology, Montreal, 1990* (Electrochemical Society, Pennington, 1990) pp.601-613.
- 8) W.Shockley: "The Theory of *p-n* Junctions in Semiconductors and *p-n*

- Junction Transistors," Bell Sys. Tech. J. **28**, pp.435-489 (1949).
- 9) C.-T.Sah, R.N.Noyce and W.Shockley: "Carrier Generation and Recombination in *P-N* Junctions and *P-N* Junction Characteristics," *Proc. IRE* **45**, pp.1228-1243 (1957).
 - 10) A.S.Grove and D.J.Fitzgerald: "SURFACE EFFECTS ON *p-n* JUNCTIONS: CHARACTERISTICS OF SURFACE SPACE-CHARGE REGIONS UNDER NON-EQUILIBRIUM CONDITIONS," *Solid-State Electron.* **9**, pp.783-806 (1966).
 - 11) J.Ryuta, E.Morita, T.Tanaka and Y.Shimanuki: "Crystal-Originated Singularities on Si Wafer Surface after SC1 Cleaning," *Jpn. J. Appl. Phys.* **29**, pp.L1947-L1949 (1990).
 - 12) J.Ryuta, E.Morita, T.Tanaka and Y.Shimanuki: "Effect of Crystal Pulling Rate on Formation of Crystal-Originated "Particles" on Si Wafers," *Jpn. J. Appl. Phys.* **31**, pp.L293-L295 (1992).
 - 13) K.Ohyo, T.Itoga, Y.Nishioka and N.Natsuaki: "Improvement of SiO₂/Si Interface Properties Utilizing Fluorine Ion Implantation and Drive-in Diffusion," *Jpn. J. Appl. Phys.* **28**, pp.1041-1045 (1989).
 - 14) Y.Murakami and T.Shingyouji: "Separation and analysis of diffusion and generation components of *pn* junction leakage current in various silicon wafers," *J. Appl. Phys.* **75**, pp.3548-3552 (1994).
 - 15) F.G.Kirscht: "GETTERING PHENOMENA IN EPITAXIAL SILICON STRUCTURES," *Proc. 7th Int. Symp. Silicon Materials Science & Technology, San Francisco, 1994* (Electrochemical Society, Pennington, 1994) pp.831-843.
 - 16) J.W.Slotboom, M.J.J.Theunissen and A.J.R. de Kock: "Impact of Silicon Substrates on Leakage Currents," *IEEE Trans. Electron. Devices* **EDL-4**,

pp.403-406 (1983).

- 17) K.Kobayashi, Y.Inoue, T.Nishimura, M.Hirayama, Y.Akasaka, T.Kato, S.Ibuki: "Local-Oxidation-Induced Stress Measured by Raman Microprobe Spectroscopy," J. Electrochem. Soc. **137**, pp.1987-1989 (1990).
- 18) S.Isomae: "Stress in silicon at $\text{Si}_3\text{N}_4/\text{SiO}_2$ film edges and viscoelastic behavior of SiO_2 films," J. Appl. Phys. **57**, pp.216-223 (1985).
- 19) S.M.Hu: "Stress-related problems in silicon technology," J. Appl. Phys. **70**, pp.R53-R80 (1991).
- 20) M.Itoh, Y.Habutsu, S.Kuroda, Y.Nagatomo and M.Ino: "A New Study of The Junction Leakage Current due to 45° -off Active Pattern after LOCOS Process," IEDM Tech. Dig., Washington D.C.,1993, pp.743-746.







-  1st poly-Si
-  2nd poly-Si
-  3rd poly-Si
-  Al line

Fig.4-1 DRAMに於ける代表的な電荷のリーク経路


Table 4-1. 実験に使用したサンプルの基板仕様一覧

| サンプル名 | Oxy. Conc. (atoms/cm ³) | 結晶製法 | BMD密度 (/cm ³) | COP密度 (/cm ²) | ゲッタリング 処理 |
|-------------------------|--|------|------------------------------|------------------------------|------------------|
| IG-1 | 1.4×10^{18} | CZ | $\sim 10^9$ | ~ 500 | IG |
| IG-2 | 1.4×10^{18} | CZ | $\sim 10^{10}$ | ~ 500 | IG |
| High-COP | 1.1×10^{18} | CZ | - | $\sim 2,000$ | EG ^{b)} |
| Mid.-COP | 1.1×10^{18} | CZ | - | $\sim 1,000$ | EG |
| MCZ | 1.2×10^{18} | MCZ | - | ~ 500 | EG |
| Epitaxial ^{a)} | - | Epi | - | 0 | EG |
| Reference | 1.0×10^{18} | CZ | - | ~ 500 | EG |

a) 基板は、P<100> $\sim 0.02 \Omega \cdot \text{cm}$


b) 本実験では、EG処理として裏面に約 $1.5 \mu\text{m}$ のpoly-Si層を堆積させた。

(a) LOCOS pattern




Periphery : $L = 39.64 \text{ m}$

Area : $S = 41.04 \text{ mm}^2$




(x-y cross section)

(b) Flat pattern



Periphery : $L = 24.20 \text{ mm}$


Area : $S = 21.00 \text{ mm}^2$



(x-y cross section)

Fig.4-2 pn接合リーク電流評価に用いられた
TEGマスクの概要(基板結晶性評価用)

(a) Line & spaces




Periphery : $L = 5.95 \sim 5.96 \text{ m}$

Area : $S = 1.5 \sim 12.0 \text{ mm}^2$

$X = 0.5, 1.0, 2.0, 4.0$

(b) 45° Off-Angled



Periphery : $L = 5.96 \text{ m}$

Area : $S = 6.04 \text{ mm}^2$

Fig.4-3 pn接合リーク電流評価に用いられた
TEGマスクの概要(パターン幅等評価用)




Fig.4-4 基板IG処理を施した場合の
pn接合リーク電流 (面積成分)




Fig.4-5 grown-in欠陥(COP)密度を変化させた場合のpn接合リーク電流 (面積成分)




Fig.4-6 結晶製法を変化させた場合の
pn接合リーク電流 (面積成分)





Fig.4-7 パターン幅、及び角度を変化させた場合のpn接合リーク電流周辺成分のI-V特性(a)と温度特性(b)




Fig.4-8 Phys. Dim.の影響調査用サンプルの
SEMによる平観察結果 ($\ell/s = 0.5/1 \mu\text{m}$)




Fig.4-9 (110)のOF面に対してLOCOS端線が直角な場合(a)と45°回転させた場合(b)の応力の作用状況

第 5 章

直接貼り合わせウェーハの接合界面に存在する非晶質
 SiO_x 層形成に及ぼす基板特性の影響

出典: S.Ishigami, Y.Kawai, H.Furuya, T.Shingyouji and Y.Saitoh:
*"Effect of Interstitial Oxygen on Formation of Amorphous SiO_x Layer
in Directly Bonded Czochralski Silicon Wafers," Jpn. J. Appl. Phys.*
32, pp.5463-5467 (1993).
: Y.Kawai, S.Ishigami, H.Furuya, T.Shingyouji and Y.Saitoh:
"Structure of the Interface of a Bonded Wafer," Proc. 2nd Int. Symp.
Semiconductor Wafer Bonding, Honolulu, 1993 (Electrochemical
Society, Pennington, 1993) PV93-29, pp.216-224.

5. 1 はじめに

ウェーハ貼り合わせ法¹⁾に於いて、2枚のウェーハをSiO₂膜を介さずに直接接合させた場合²⁾には、従来の製造技術では不可能、或いは不採算とされている、50~100 μ mもの厚いエピタキシャル層や拡散深さが100 μ mにも及ぶ拡散ウェーハと同等な基板を、貼り合わせ技術によって製造出来るようになる²⁾。このような特殊基板は、IGBT (Insulated Gate Bipolar Transistor)^{3,4)}などのパワーデバイス作製に適用出来るため、SOI構造^{1,5-7)}作製技術と同様、直接接合ウェーハ作製技術は極めて有望視されている。

直接接合ウェーハの場合、接合界面がpn接合領域として活用されることがある。この場合には、接合界面は結晶格子の整合性がデバイスの動作性に大きな影響を及ぼすようになる。このため、直接接合界面は、エピタキシャルウェーハに於けるエピタキシャル層と基板との界面の様に、可能な限り連続で且つ自然な結晶格子同士の結合が求められることになる。

直接接合界面の結晶性については、既に幾つかの研究がなされており、中間層の存在が指摘されている⁸⁻¹⁰⁾。この中間層に関しては、非晶質層であるという点では各報告とも一致しているものの、その組成については、アモルファスシリコンであるという報告⁸⁾と、赤外レーザーの吸収挙動等を根拠にSiO₂であるという報告^{9,10)}の両者があり、未だ一致は見られていない。これは、中間層が数nmと非常に薄く⁸⁻¹⁰⁾、組成分析が困難なためであると考えられる。また、その形成

機構に関しても、貼り合わせ前の親水性処理の際にウェーハ表面に吸着した H_2O 分子やOH基、ウェーハ表面に形成された自然酸化膜、或いはCZ法で育成した単結晶に過飽和に含まれている格子間酸素原子等が支配的な役割を果たしている⁹⁾ことが示唆されているのみで、これらの個々の因子の詳細な挙動や、非晶質層形成の最も初期の過程に於ける相互関係は、未だ明確になったとは言い難い。

本章では、これらを背景にして、CZ法で育成した単結晶から切り出されたウェーハ内に固溶している格子間酸素原子の役割に注目し、高分解能透過電子顕微鏡(High Resolution TEM: HR-TEM)とエネルギー分散型X線(Energy Dispersive X-ray: EDX)分析とを用いて、直接接合ウェーハの接合界面に存在する非晶質層の組成、及びその形成機構について調査を行なった結果について述べることとする。

5. 2 実験方法

本実験に於いて作製、使用した直接接合ウェーハの一覧表を Table 5-I に示す。用意したウェーハは、全て直径5" ϕ 、p型、<100>方位で抵抗率は約 $10\ \Omega \cdot \text{cm}$ であった。CZウェーハ内の格子間酸素原子が直接接合ウェーハの接合界面の非晶質層形成過程に及ぼす影響について調査するという本研究の目的のため、Table 5-I に示した様に、基板の酸素濃度と、貼り合わせ前のウェーハ表面のマイクロラフネス、貼り合わせ角度、貼り合わせ熱処理温度と時間を変えた8種の直接接合ウェーハを用意した。

Fig.5-1に、本実験のフローの概略について示す。まず、基板の酸素濃度を振るために、CZ法で育成した単結晶から切り出したウェーハと、MCZ法で育成した単結晶から切り出したウェーハの両方を用意した。CZウェーハの酸素濃度は $1.6 \times 10^{18}\ \text{atoms/cm}^3$ (旧ASTM値)、MCZウェーハの酸素濃度は $0.3 \times 10^{18}\ \text{atoms/cm}^3$ (旧ASTM値)であった。両者共に、炭素濃度はFTIRの検出下限の $0.05 \times 10^{17}\ \text{atoms/cm}^3$ (旧ASTM値)以下であった。これらのウェーハに対して、最終研磨が終了した後に、75℃に保持された NH_4OH , H_2O_2 , H_2O の混合溶液であるSC-1溶液による洗浄を施し、その表面を活性化した。サンプルのうち、Table 5-I 中のL5作製用のウェーハに関しては、他のウェーハの場合に比較して長時間のSC-1洗浄を施すことによって、表面のマイクロラフネスを通常の0.96 Åから1.63 Åと増大させた¹¹⁾。活性化処理に引き続き、これら全てに対して超純水リンスを施した直後に、貼り合わせを行なった。貼り合わせ完了後に、各サンプルは900℃、或いは

1000℃、1100℃でそれぞれ2時間、或いは18時間、dry O₂ 雰囲気中で熱処理した。L6サンプルの作製の際には、貼り合わせの工程に於いて、両者のオリエンテーション・フラットを整合させた状態から一方のウェーハに対して他方を故意に45° 回転させて、オフアングルを生じさせた。このオフアングルを生じさせたサンプルも含め、貼り合わせた2枚のウェーハの角度のずれは、X線トポグラフ観察により確認した(Table5- I 参照)。貼り合わせ工程に於いて、外部からの機械的、電氣的圧力は何ら印加しなかった。また、表面活性化のための洗浄条件や貼り合わせ、貼り合わせ後の熱処理の各工程の条件は、実際のSOI基板生産ラインに於いて最も汎用的に使用されていると思われる値を設定した。

Fig.5-1の直接接合ウェーハの作製が全て完了した後、各サンプルから小片を切り取り、HR-TEMによる断面観察用のサンプルを作製した。観察に使用したTEMは、(株)日立製作所製のH-9000UHR II である。接合界面付近の格子像は、加速電圧は300kVで観察した。また、微小領域の組成分析のため、KEVEX社のKEVEX SUPER 8000によるEDX分析を行なった。EDX分析の空間分解能は約1.0nmで、分析時の加速電圧は100kVであった。

5. 3 実験結果

サンプルH1の接合界面付近のHR-TEMによる格子像を、Fig.5-2とFig.5-3に示す。Fig.5-3から、ダイヤモンド立方格子の(110)面に対応する規則正しい連続性の結晶格子像とは異なった、厚さ2~3nmの中間層が、接合界面に不連続に形成されていることがわかる。また、Fig.5-2の低倍率の観察結果から、この中間層の不連続性は周期的ではないこと、厚さも均一ではないこと、がわかった。Fig.5-3に於いて、中間層の存在しない領域では{111}面の格子像に不連続な部分は存在しておらず、この領域では貼り合わせ後の2つの結晶格子の結合が、非常に良好であると言える。この中間層の結晶性を確認するため、 μ - μ Diffraction 法により電子線回折パターンを観察した結果をFig.5-4に示す。中間層から得られた回折パターンから、この層の構造が非晶質であることが結論付けられる。

Fig.5-5は、Fig.5-3中の非晶質層が存在する箇所と存在しない箇所の両方に於いて、接合界面に対して直角にプローブビームを走査させた際のEDX線分析結果である。非晶質層が存在する場合には、接合界面に対応する分析点で酸素が検出され、この非晶質層がシリコンの酸化物により構成されていることを示している。一方、非晶質層が存在しない箇所では、断面TEMサンプル表面に形成した自然酸化膜によると思われるノイズ以外には、酸素は検出されなかった。また、同時に行なったEDXによる定量分析(Fig.5-5(c))から、非晶質層に含有される酸素量は15~20atomic-%であり、その組成は SiO_x ($x=0.2 \sim 0.3$)であることが判明した。

貼り合わせ熱処理温度を振った場合の、各温度に於ける非晶質層に含有される酸素量をEDXにより分析した結果をFig.5-6に示す。図から、非晶質層に含有される酸素量は、熱処理温度が900℃(L2)から1100℃(L1)に上昇すると減少し、1200℃(L3)では逆に熱処理温度の上昇に伴って酸素量が増加する、という不規則な挙動を示していることがわかった。Fig.5-7は、各温度で熱処理された貼り合わせウェーハの接合界面付近の格子像を観察した結果である。図から、非晶質層の厚さは、熱処理温度の上昇に伴って、1.7nmから2.5nmへと単調に増加していることがわかった。

Fig.5-8は、非晶質層の組成と膜厚に及ぼす基板中の酸素濃度の影響を調査するため、1100℃で2時間と18時間の貼り合わせ熱処理を施した、CZサンプル(H1, H2)とMCZサンプル(L1, L4)に形成された非晶質層の酸素量をEDX分析した結果である。図から、熱処理時間の増加に伴って、非晶質層に含有される酸素量は、CZサンプルとMCZサンプルの両方の場合で単調に増加している。また、熱処理時間が同じ場合、CZサンプルの方がMCZサンプルより非晶質層の酸素濃度は高かった。Fig.5-9は、これら4サンプルの接合界面付近の断面TEM格子像観察結果である。CZサンプルでは、熱処理時間18時間(Fig.5-9(b))の場合、非晶質層は2時間(Fig.5-9(a))に比較して約2倍の厚さに成長しているものの、MCZサンプルでは熱処理時間18時間(Fig.5-9(d))の場合と2時間(Fig.5-9(c))の場合とで非晶質層の厚さには殆ど変化が見られないことがわかる。

マイクロラフネスを増大させたウェーハ同士を貼り合わせて作製されたサンプル(L5)の接合界面付近のHR-TEMによる格子像観察結果を、Fig.5-10に示す。写真からわかる通り、この場合にもFig.5-3と同様な

非晶質層が接合界面に形成されていることがわかる。非晶質層の分布の不連続性や厚さ、非晶質層の組成等についても、Fig.5-3で確認された非晶質層とほぼ同様であった。

Fig.5-11は、貼り合わせの際に故意にオフアングルを生じさせたサンプル(L4)の接合界面付近のHR-TEMによる格子像観察結果である。ウェーハの一方に対して他方を約 45° 回転させたことにより、電子線回折パターンが示す様に、接合界面を挟んで向かって左側が(100)面で右側が(110)面となっている。(110)面に焦点を合わせて撮影したため、(100)側の格子像のコントラストは不明瞭になっている。Fig.5-11の上半分の接合界面に於いて、やはりFig.5-3と同様な非晶質層が接合界面に形成されていることがわかる。非晶質層の分布の不連続性や厚さ、非晶質層の組成等についても、Fig.5-3で確認された非晶質層と同様であった。Fig.5-11に於いて、下半分の接合界面では、2つの異なる方位の結晶格子は、厚さ1~2原子層程度のねじれた緩衝層を間に挟んで結合している様に見える。しかし、それ以外には中間層、少なくとも上半分の接合界面に於いて観察される様な明白に非晶質層であると判断されるコントラストを持った中間層は存在しないことがわかった。Fig.5-11に於いて、上半分の接合界面の SiO_x 非晶質層が形成されている領域と下半分の1~2原子の緩衝層のみが存在する領域との両方で、EDXによるラインスキャン分析を行なった結果、接合界面を挟んだ酸素濃度の分布はFig.5-5と全く同一であった。即ち、この1~2原子の緩衝層には、酸素は殆ど含まれていないことがわかった。

5. 4 考察

Fig.5-2とFig.5-3の接合界面付近の格子像から、これまでの報告⁸⁻¹⁰⁾通り、直接接合による貼り合わせウェーハの接合界面は、エピタキシャル層と基板との界面の様な結晶格子が連続的に結合した界面ではなく、厚さ2~3nmの非晶質層を部分的に介在させた状態で接合していることがわかった。更に、Fig.5-5のEDX分析から、この非晶質層の組成は、アモルファスシリコン⁸⁾でも、 SiO_2 ^{9,10)}でもなく、 SiO_x ($x=0.2\sim0.3$)であること、また非晶質層の存在しない接合界面では、バルク部と同程度の酸素しか検出されないことが、本研究の実験結果から初めて明らかになった。

貼り合わせ熱処理温度や熱処理時間を変化させたサンプルに於ける接合界面の格子像観察結果(Figs.5-6~5-9)から、非晶質層中の酸素含有率の増減と非晶質層厚の増減とは、必ずしも連動していないことがわかる。一般にCZウェーハを高温で熱処理した場合には、単結晶育成時にシリコン融液から取り込まれた酸素が析出物を形成したり、表面や Si/SiO_2 界面等の sink site に向かって拡散を起こしたりすることが知られている。従って、貼り合わせ熱処理条件に伴う非晶質層中の酸素含有率と非晶質層厚の変化は、非晶質層と基板結晶格子との界面に向かったバルク内部の格子間酸素の外方拡散に起因していると考えられる。しかしながら、

①Fig.5-3に示した様に、接合界面では非晶質層が断続的に分布していること、

②Fig.5-9に於いて、基板の酸素濃度が大幅に異なるのにFig.5-

9に於いて1100℃2時間の熱処理後の高酸素サンプル(Fig.5-9(a))と低酸素サンプル(Fig.5-9(c))の非晶質層の厚さはほぼ同一であったこと、

という2つの実験結果は、非晶質層の形成が格子間酸素の外方拡散に単純に依存していないことを示していると考えられる。即ち、格子間酸素の外方拡散は非晶質層形成の2次的な要因でしかないと考ええる。Abeら⁹⁾は、CZとFZの両方の単結晶育成方法により作製されたウェーハを貼り合わせた際に接合界面に形成された非晶質層について調査し、CZウェーハの場合には、FZウェーハに比較して約2桁高い格子間酸素濃度に起因した非晶質SiO₂層の形成が不可避であること、即ち、非晶質層の形成の1次要因として格子間酸素の外方拡散を挙げている。また、Linら¹⁰⁾は、CZウェーハとFZウェーハを用いた同様な実験で、熱処理中に非晶質層が乖離する現象を確認し、接合界面の非晶質SiO₂層の形成機構の説明を試みている。即ち、CZウェーハの場合には、FZウェーハに比較して格子間酸素濃度が高く、形成された非晶質層の乖離に対するポテンシャルバリアになっているため非晶質層が残留してしまい、FZの場合には全て乖離するため非晶質層は消滅する、というモデルを提案している。本研究の実験結果は、これらの報告とは異なっており、格子間酸素の外方拡散は非晶質層形成に於いて2次的な因子でしかないことを明らかに示している。

以上述べて来た様に、基板酸素濃度や貼り合わせ熱処理条件を変化させた実験の結果から、直接接合ウェーハの接合界面の非晶質SiO_x層形成機構に於いて、バルク中の格子間酸素は2次的な要因でしかない。即ち、非晶質層の形成を制御するためには、2次要因である

バルク中の酸素の外方拡散を誘起する 1 次要因を特定することが重要になる。この 1 次要因として、ここでは、結晶格子の不整合に着目した。この目的のために作製した貼り合わせ前のウェーハ表面のマイクロラフネスを変化させたサンプル(L5)と、貼り合わせの際に 45° のオフアングルにより故意に結晶格子の不整合を生じさせたサンプル(L6)に於ける接合界面の格子像観察結果(Figs.5-10、5-11)は、やはりこれらの因子も酸素の外方拡散を引き起こす 1 次要因になっていないことを結論付けている。何故なら、Fig.5-11のオフアングルを導入したサンプルの格子像の下半分で、2つの異なる結晶方位を有する基板同士が非晶質層ではなく1~2原子層の緩衝層を挟んで結合している領域が存在しているものの、この領域に於いてもバルクと同程度の酸素しか検出されなかったからである。この点に関しても、異なる結晶方位を有する基板同士の接合界面が格子間酸素をゲッターリングする能力を有さないという本研究の結果は、 45° のオフアングルを導入した直接接合界面による、裏面から拡散させたAu原子のゲッターリング挙動¹²⁾や、接合界面での結晶格子不整合が格子間酸素をゲッターリングし¹³⁾、接合界面に於ける均一な非晶質層形成のための格子不整合の臨界角度が存在する¹³⁾、という過去の研究報告とは異なる結論となった。

本研究で得られた全ての実験結果をまとめると、貼り合わせ後の熱処理中に起こる格子間酸素の外方拡散に対する sink site として振る舞い得るのは、熱処理の初期の段階に形成された非晶質層のみであることが結論付けられる。また、先述の通り、基板中から接合界面に向かう格子間酸素の外方拡散は、全く 2 次的な因子でしかないこ

とから、初期段階での非晶質層形成過程に於いては、貼り合わせ前のウェーハ表面に存在する自然酸化膜^{10,13)}や表面活性化の際に付着したOH基等が重要な役割を果たしていることが推測される。従って、非晶質層形成に及ぼす貼り合わせ前処理工程の影響について、今後検討して行く必要があると考える。

5. 5 結論

本章では、直接接合ウェーハの接合界面に存在する非晶質層の組成、及びその形成機構について調査を行なうことを目的とし、主に基板結晶内の格子間酸素原子の役割について、高分解能透過電子顕微鏡(HR-TEM)と、エネルギー分散型X線(EDX)分析とを用いて調査を行った。その結果、以下の様な結論が得られた。

- ①直接接合ウェーハの接合界面には、非晶質 SiO_x ($x=0.2\sim0.3$)層が不連続且つ不均一に存在する。また、この非晶質 SiO_x 層の形成の有無は、貼り合わせ後の熱処理温度や熱処理時間、接合界面の結晶格子の整合性、の各因子の影響を全く受けない。
- ②非晶質 SiO_x 層は、貼り合わせ後の熱処理の初期段階で形成され、基板結晶中の格子間酸素の外方拡散は、この初期非晶質 SiO_x 層を sink site として起こる2次的な現象でしかない。但し、非晶質 SiO_x 層の酸素含有率と膜厚の増加は、格子間酸素の外方拡散によって大きく影響を受ける。
- ③結晶学的に連続で、且つ完全性の高い直接接合ウェーハの接合界面を得るためには、貼り合わせ前のウェーハ表面に存在する自然酸化膜や、表面活性化の際に付着したOH基等の量を制御する必要があると予想される。

<参考文献>

- 1) J.B.Lasky: "Wafer bonding for silicon-on-insulator technologies," Appl. Phys. Lett. **48**, pp.78-80 (1986).
- 2) M.Shimbo, K.Furukawa, K.Fukuda and K.Tanzawa: "Silicon-to-silicon direct bonding method," J. Appl. Phys. **60**, pp.2987-2989 (1986) pp.2987-2989.
- 3) A.Nakagawa, K.Watanabe, Y.Yamaguchi, H.Ohashi and K.Furukawa: "1800V Bipolar-Mode MOSFETs: a first application of Silicon Wafer Direct Bonding (SDB) technique to a power device," IEDM Tech. Dig., Washington D.C., 1986, pp.122-125.
- 4) H.Ohashi, K.Furukawa, M.Atsuma, A.Nakagawa and K.Imamura: "Study of Si-Wafer Directly Bonded Interface Effect on Power Device Characteristics," IEDM Tech. Dig., Washington D.C., 1987, pp.678-681.
- 5) J.Haisma, G.A.C.M.Spierings, U.K.P.Biermann and J.A.Pals: "Silicon-on-Insulator Wafer Bonding - Wafer Thinning Technological Evaluations," Jpn. J. Appl. Phys. **28**, pp.1426-1443 (1989).
- 6) W.P.Maszara, G.Goetz, A.Caviglia and J.B.McKitterick: "Bonding of silicon wafers for silicon-on-insulator," J. Appl. Phys. **64**, pp.4943-4950 (1988).
- 7) T.Abe, M.Nakano and T.Itoh: "SILICON WAFER-BONDING PROCESS TECHNOLOGY FOR SOI STRUCTURES," *Silicon-On-Insulator Technology and Devices*, ed. D.N.Schmidt (Electrochemical Society, Pennington, 1990) PV 90-6, p.61.
- 8) K.Furukawa, M.Shimbo, K.Fukuda and K.Tanzawa: "Lattice Configuration and Electrical Properties at the Interface of Direct Bonded Silicon," Ext. Abstr. 18th Int. Conf. Solid State Devices and Materials,

Tokyo, 1986, pp.533-536.

- 9) T.Abe, A.Uchiyama, K.Yoshizawa, Y.Nakazato, M.Miyawaki and T.Ohmi:
"Surface Impurities Encapsulated by Silicon Wafer Bonding," Jpn. J. Appl.
Phys. **29**, pp.L2315-L2318 (1990).
- 10) L.Ling and F.Shimura: "The Stability of Thin Interfacial SiO₂ Layers in
Directly Bonded Czochralski and Float-Zone Silicon Wafer Pairs," J.
Electrochem. Soc. **140**, pp.252-255 (1993).
- 11) H.Kobayashi, J.Ryuta, T.Shingyouji and Y.Shimanuki: "Study of Si Etch
Rate in Various Composition of SC1 Solution," Jpn. J. Appl. Phys. **32**,
pp.L45-L47 (1993).
- 12) W.-S.Yang, K.-Y. Ahn, B.P.R.Marioton, R. Stengl and U.Gösele: "Gold
Gettering in Directly Bonded Silicon Wafers," Jpn. J. Appl. Phys. **28**,
pp.L721-L724 (1989).
- 13) K.-Y.Ahn, R.Stengl, T.Y.Tan, U.Gösele and P.Smith: "Stability of
interfacial oxide layers during silicon wafer bonding," J. Appl. Phys. **65**,
pp.561-563 (1989).

Table 5-1. 実験に使用した貼り合わせウェーハー一覧

| サンプル名 | 酸素濃度 (atoms /cm ³) | マイクロ ラフネス (rms; Å) | 貼り合わせ時の オフアングル (deg) | 熱処理条件 |
|-------|-----------------------------------|-----------------------|-------------------------|--------------|
| H1 | 1.6×10^{18} | 0.96 | 0.1 ~ 0.2 | 1100°C , 2h |
| H2 | 1.6×10^{18} | 0.96 | 0.1 ~ 0.2 | 1100°C , 18h |
| L1 | 0.3×10^{18} | 0.96 | 0.1 ~ 0.2 | 1100°C , 2h |
| L2 | 0.3×10^{18} | 0.96 | 0.1 ~ 0.2 | 900°C , 2h |
| L3 | 0.3×10^{18} | 0.96 | 0.1 ~ 0.2 | 1200°C , 2h |
| L4 | 0.3×10^{18} | 0.96 | 0.1 ~ 0.2 | 1100°C , 18h |
| L5 | 0.3×10^{18} | 1.63 | 0.1 ~ 0.2 | 1100°C , 2h |
| L6 | 0.3×10^{18} | 0.96 | 48.762 | 1100°C , 2h |





Fig.5-1 実験の概略フロー

Bonded interface



20nm

Fig.5-2 サンプルH1の接合界面付近の断面
TEM観察像




Fig.5-3 サンプルH1の接合界面付近の格子像




Fig.5-4 サンプルL1の接合界面付近の格子像
(a)及び電子線回折パターン(b),(c)




Fig.5-5 H1サンプルに於ける非質晶層が形成していない領域(a)と形成している領域(b)の接合界面を挟んだ酸素濃度分布、及びEDX点分析による非質晶部の酸素濃度(c)






Fig.5-6 接合界面に形成した非晶質 SiO_x 層の酸素濃度の熱処理温度依存性


a



b



c


 $d_{100}=5.4 \text{ \AA}$
 $d_{111}=3.1 \text{ \AA}$

2nm

Fig.5-7 貼り合わせ後の熱処理温度を900°C(a),1100°C(b), 1200°C(c)と変化させた場合の接合界面の非晶質SiO_x 層厚変化






Fig.5-8 接合界面に形成した非晶質 SiO_x 層の酸素濃度の熱処理時間依存性


a




b



c




d



$d_{100}=5.4 \text{ \AA}$ $d_{111}=3.1 \text{ \AA}$

2nm

Fig.5-9 貼り合わせ後の熱処理時間による
接合界面の非晶質 SiO_x 層厚変化



$d_{100}=5.4 \text{ \AA}$

$d_{111}=3.1 \text{ \AA}$

10nm

Fig.5-10 サンプルL5の接合界面付近の格子像




Fig.5-11 サンプルL6の接合界面付近の格子像

第6章

直接接合界面の非晶質 SiO_x 層形成に及ぼす 自然酸化膜の影響

出典: S.Ishigami, H.Kondoh, J.Ryuta, Y.Kawai and H.Furuya:
*"Effect of Native Oxide upon Formation of Amorphous SiO_x Layer at
the Interface of Directly Bonded Silicon Wafers," Jpn. J. Appl. Phys.*
34, pp.425-429 (1995).

6. 1 はじめに

2枚のシリコンウェーハを SiO_2 膜を介さずに直接貼り合わせた¹⁾場合、その接合界面に厚さ20~30 Åの非晶質層が形成されることは、第5章に於いて述べた通りである。また、第5章の研究に於ける実験結果から、

①非晶質層の組成は SiO_x ($x=0.2\sim0.3$)であって、従来報告され

て来た様な非晶質シリコン²⁾や SiO_2 ^{3,4)}ではない。

②基板の酸素濃度や、一方のウェーハを他方に対して故意に45°回転させて導入した格子不整合、貼り合わせ前のウェーハ表面のマイクロラフネス、等の諸基板仕様は、非晶質 SiO_x 層形成の主要因ではない。特に、基板内部の格子間酸素原子が接合界面に向かって起こす外方拡散³⁾は、貼り合わせ熱処理の比較的早い段階で形成された初期非晶質層をsink siteとして引き起こされ、最終的な非晶質層の厚さ、及び組成に対して影響を及ぼしている2次的な要因でしかない。

③初期非晶質層の形成過程に於いては、貼り合わせ前のウェーハ表面の自然酸化膜、及びその上に吸着したOH基等が重要な役割を果たしている可能性が示唆される。

という結論が得られた。本章は、前章で得られたこれらの結論のうち③に関して、即ち、貼り合わせ前のウェーハ表面の自然酸化膜が直接接合界面の非晶質 SiO_x 層形成に及ぼす影響を調査することを目的

として行なった実験結果について述べることにする。

6. 2 実験方法

Fig.6-1に、本実験のフローの概略について示す。用意したウェーハは、全て直径5" ϕ 、p型、<100>方位、抵抗率は約 $10\Omega \cdot \text{cm}$ のCZ法により育成された単結晶から切り出されたものであった。ウェーハの酸素濃度は $1.0 \times 10^{18} \text{ atoms/cm}^3$ (旧ASTM値)、炭素濃度はFTIRの検出下限の $0.05 \times 10^{17} \text{ atoms/cm}^3$ (旧ASTM値)以下であった。まず、本研究の主旨に従って、バルク内部の格子間酸素原子の影響を排除し、自然酸化膜の影響にのみ着目するために、全てのウェーハに対して 1150°C で4時間、 N_2 雰囲気中で熱処理を施し、ウェーハ表面近傍の酸素濃度を外方拡散により低下させた。当該熱処理の温度、及び時間は、後述する貼り合わせ熱処理中の拡散長(\sqrt{Dt})より長い拡散長を酸素原子に与えるために設定した。熱処理後の各ウェーハの表面近傍の酸素濃度は、第2章のFig.2-3から $1.0 \times 10^{17} \text{ atoms/cm}^3$ 程度であると推定され、接合界面近傍の酸素濃度は十分に低減されていると判断する。この後に、全てのウェーハを希HF液に浸漬し、上記熱処理中の外気の巻き込みに起因して成膜された可能性のある熱酸化膜を除去し、引き続き 75°C に保持された NH_4OH 、 H_2O_2 、 H_2O の混合溶液で洗浄(SC-1洗浄)を施して、ここまでの工程で表面に付着した異物等を除去した。

ウェーハ表面の自然酸化膜厚を予め設定した値に制御するための種々の表面処理を施した直後に、貼り合わせを行なった。貼り合わせた2枚のウェーハの角度のずれは、全ての場合に於いて 0.2° 以内であったことを、X線トポグラフ観察により確認した。また、貼り合わせ工程に於いて、外部からの機械的、電気的圧力は何ら印加しな

かった。貼り合わせ完了後に、1100℃で2時間、dry O₂ 雰囲気で熱処理を施した。貼り合わせ、及び貼り合わせ後の熱処理の各工程の条件は、実際のSOI基板生産ラインに於いて最も汎用的に使用されている値を設定した。

本実験に於いて作製、使用した直接接合ウェーハと、自然酸化膜厚制御のために施した表面処理方法の一覧表をTable6- I に示す。Ref.サンプル作製のために貼り合わせたウェーハには、酸素の外方拡散熱処理後のSC-1洗浄以外には何ら表面処理を施しておらず、貼り合わせ直前のウェーハ表面の自然酸化膜厚は、別途行われたX線光電子分光法 (X-ray Photoelectron Spectroscopy: XPS) による膜厚測定結果から、7.7 Åであると推定⁵⁾された。HF-1サンプル作製のために用いたウェーハは、H₂O:HF=1000:0.7の希HF液に4分間浸漬した後に貼り合わせを行ない、貼り合わせ直前のウェーハ表面の自然酸化膜厚は、同様に6.2 Åであると推定⁵⁾された。HF-2サンプル作製のために用いたウェーハは、H₂O:HF=1000:1.2の希HF液に4分間浸漬した後に貼り合わせを行ない、貼り合わせ直前のウェーハ表面の自然酸化膜厚は、4.7 Åであると推定⁵⁾された。HO-1サンプル作製のために用いたウェーハの自然酸化膜は、H₂O:HF=9:1の希HF溶液に1分間浸漬して既に形成されていた自然酸化膜を一旦完全に除去した後、引き続き80℃に保持したH₂O:H₂O₂=7:1の混合溶液中に2分間浸漬することによって形成した。この場合の自然酸化膜厚は、4.5 Åであると推定⁵⁾された。HF-2サンプルとHO-1サンプルは、異なった表面処理により形成された、同等の厚さを有する自然酸化膜の構造や膜質の差異について調査を

行なうことを目的として準備したものである。以上述べて来た全ての表面処理に於いて使用したHF溶液の濃度は、50%であった。

Table6- I に示した直接接合ウェーハの作製が全て完了した後、各サンプルから小片を切り取り、高分解能透過電子顕微鏡 (**H**igh **R**esolution TEM: HR-TEM)による断面観察用のサンプルを作製した。観察に使用したTEMは、(株)日立製作所製のH-9000UHR II である。接合界面付近の格子像観察は、加速電圧300kVで行なった。

6. 3 実験結果

Ref.サンプルとHF-2サンプル、HO-1サンプルの接合界面付近のHR-TEMによる格子像を、Figs.6-2～6-4に示す。Fig.6-2から、Ref.サンプルでは、第5章に於いて観察されたのと同様な連続性と層厚を有する非晶質 SiO_x 層が、接合界面に形成されていることがわかる。

しかしながら、貼り合わせ前のウェーハ表面の自然酸化膜厚を 4.7Å まで減少させたHF-2サンプルに於いては、Fig.6-3に示した様に非晶質層の不連続性が助長され、非晶質層は長さ $45\sim 50\text{nm}$ 程度の島(アイランド)状の形態にまで低減されていた。なお、ここでは紹介しないものの、低倍率の観察結果から、この状況は局所的なものではなく、接合界面の長範囲にわたって認められることがわかった。

HF-2サンプルと同等の自然酸化膜厚で表面処理方法の異なるHO-1サンプルに於いては、上述の傾向は最大限に助長されており、非晶質層は、周囲を $\{100\}$ 面と $\{111\}$ 面に囲まれた、ほぼ六角形の塊状にまで低減されていた(Fig.6-4)。HF-2サンプルの場合と同様に、低倍率の観察結果から、この状況は局所的なものではなく、接合界面の長範囲にわたって認められることがわかった。

一方、非晶質層の厚さに関しては、上述の傾向とは逆に、貼り合わせ前のウェーハ表面の自然酸化膜厚の減少に伴ない増加していることがわかった。Figs.6-2～6-4から、各サンプルに於ける非晶質層の厚さはRef.サンプルで最も薄く約 25Å 、HO-1サンプルで最も厚く約 40Å と判定された。

6. 4 考察

Figs.6-2～6-4の接合界面付近の格子像から、貼り合わせ前のウェーハ表面の自然酸化膜厚の減少に伴ない、直接接合界面の非晶質層厚は増大するものの不連続性が助長され、結果的に非晶質層の形成は抑制されることが、本研究によって初めて明らかになった。但し、非晶質層厚の増大は、極薄の板状のまま存在するよりも、接合界面に沿った収縮・統合により塊状に変形した方が自由エネルギーが低下することに起因すると考える。また、同じ自然酸化膜厚であると推定されたにもかかわらず、表面処理方法が異なるHF-2とHO-1の2サンプルに於いて、Fig.6-3とFig.6-4に示した様に非晶質層形成の抑制の度合いが異なる点については、以下の様な説明が現段階では最も妥当であると考ええる。

即ち、大気中に放置された等の原因によってウェーハ表面に成長した自然酸化膜は、そのエッチング前の最表面に於いて酸化速度の局所的な不均一性に起因した原子レベルでの凹凸を有していると考えられる。従って、希釈HF溶液によって徐々に自然酸化膜を除去したHF-2サンプルでは、この様な局所的な不均一性を保存したまま自然酸化膜が薄くなっており、推定された膜厚よりも実際には厚くなっている領域が局所的に存在する。一方、希釈HF溶液で一旦自然酸化膜を完全に除去した後に希釈 H_2O_2 に浸漬して成長させたHO-1サンプルでは、露出したSi表面に規則正しく同じ厚さで成長した自然酸化膜が存在していると考えられる。以上述べた様な自然酸化膜構造の若干の差異が、TEMによる微視的な視野に於いてFig.6-3、及びFig.6-

4に見られる程の顕著な差異として観察されたと考える。

格子像観察結果によって視覚的に認識される非晶質形成状況を定量的に数値によって把握し表現することを目的として、得られた実験結果を接合界面に形成された非晶質 SiO_x 層の体積という判断基準によって比較することを試み、非晶質層の体積 V_{SiO_x} を以下の式に基づいて計算した。

$$V_{\text{SiO}_x} = f S t_{\text{SiO}_x} \quad \text{式(6-1)}$$

f : 単位ウェーハ面積当たりの非晶質層の存在確率

S : ウェーハの面積($5'' \phi$ ウェーハの場合、 122.7cm^2)

t_{SiO_x} : 非晶質層の厚さ

但し、 f 、及び t_{SiO_x} は、Figs.6-2～6-4の格子像、及び更に低倍率の断面TEM観察結果から読み取った値である。 V_{SiO_x} は、その定義自体から、自然酸化膜厚の減少に伴って助長する非晶質層の不連続性と、逆に増大する非晶質層厚の、相反する傾向を示す2つの因子を共に考慮し得る判断基準であると考えられる。本実験に於いて作製された各サンプルについて V_{SiO_x} を計算した結果を、Fig.6-5に示す。

Fig.6-5から、貼り合わせ前の自然酸化膜厚と、接合界面に形成される非晶質層の体積との間に正比例関係が存在すること、表面処理の異なるHO-1サンプルの場合には、勾配が急激であること、等のことが読み取られ、先述のTEM観察結果が定量的に数値表現出来ていることがわかる。

本実験の場合、6-2項で述べた通りバルク中の酸素原子の影響は殆ど無視出来るため、接合界面の非晶質 SiO_x 層中に含有される酸素原

子の起源は貼り合わせ前のウェーハ表面の自然酸化膜であると推測される。もし、この推測が妥当ならば、断面TEM観察結果を用いて計算した非晶質層中に含有される酸素原子の総数($N_{\text{oxy}}^{\text{TEM}}$)と、自然酸化膜中に含有される酸素原子の総数の理論値($N_{\text{oxy}}^{\text{N.O.}}$: Native Oxide)とは一致するはずである。この推測を確認するために、 $N_{\text{oxy}}^{\text{TEM}}$ と $N_{\text{oxy}}^{\text{N.O.}}$ を以下の式に従って計算し、比較を行なった。

$$N_{\text{oxy}}^{\text{TEM}} = V_{\text{SiO}_x} N_0 \{x/(1-x)\} \quad \text{式(6-2)}$$

$$N_{\text{oxy}}^{\text{N.O.}} = 2A (S_{\text{N.O.}} / a_0^2) \quad \text{式(6-3)}$$

N_0 : 非晶質層単位体積当りの SiO_x 胞数

x : 非晶質層の酸素の原子百分率($x=0.2\sim0.3$)

A : 単位格子面積上の自然酸化膜中に存在する酸素原子数、

$S_{\text{N.O.}}$: 5" ϕ ウェーハ上に成長した自然酸化膜の占有面積、

a_0 : Siの格子定数

これらの数値のうち、 $N_{\text{oxy}}^{\text{TEM}}$ に関しては、 SiO_x 単位胞の体積が不明であるため、単結晶格子に於けるSi原子密度($=5.0 \times 10^{22} \text{ atoms/cm}^3$)を N_0 として仮に使用した。また、エラーバーは、非晶質層の目視判定による厚さ、及び組成($x=0.2\sim0.3$)の変動を考慮したものである。
 $N_{\text{oxy}}^{\text{N.O.}}$ に関して、Hermanら⁶⁾が提唱したFig.6-6の SiO_2/Si 界面結晶構造モデルに基づいて、2.2 Åの自然酸化膜の場合には $A=3$ 、4.0 Åの自然酸化膜では $A=5$ 、7.6 Åの自然酸化膜では $A=7\sim8$ 、の各値を採用した。また、ウェーハ2枚分の自然酸化膜を考慮するため、係数「2」が

掛かっている。更に、自然酸化膜はウェーハ面内で均一且つ全面に成長したと仮定し、 $S_{N.O.}=122.66\text{cm}^2$ を代入した。各膜厚に於ける $N_{\text{oxy}}^{\text{TEM}}$ と $N_{\text{oxy}}^{\text{N.O.}}$ の計算結果を貼り合わせ前の自然酸化膜厚に対してプロットした結果を、Fig.6-7に示す。

Fig.6-7から、 $N_{\text{oxy}}^{\text{TEM}}$ と $N_{\text{oxy}}^{\text{N.O.}}$ とはほぼオーダー的に一致しており、値自体も非常に近いことがわかる。実際には、単位体積当たりの非晶質層中に含有される SiO_x 単位胞の密度は、非晶質であるが故に単結晶格子中のSi原子密度より大きいと考えられ、(6-2)式に於いて N_0 が大きくなるため、Fig.6-7に図示したよりも $N_{\text{oxy}}^{\text{TEM}}$ は $N_{\text{oxy}}^{\text{N.O.}}$ に更に接近すると考えられる。或いは、ウェーハ表面の自然酸化膜厚が均一でなく部分的にしか成長していない場合には、(6-3)式に於いて $S_{N.O.}$ が小さくなるため、逆に $N_{\text{oxy}}^{\text{N.O.}}$ が $N_{\text{oxy}}^{\text{TEM}}$ に接近し、やはり良く一致する方向に移動することになる。いずれにしても、Fig.6-7は、非晶質層中に含有される酸素原子数という観点から本研究の実験結果が理論的に説明可能であり、直接接合界面の非晶質層中の酸素の起源は、殆どが貼り合わせ前のウェーハ表面の自然酸化膜中の酸素であると考えられること、即ち、自然酸化膜が接合界面の非晶質層の単独且つ支配的な形成要因であることを示している。一方、本研究に於いては調査対象とはしなかったものの、接合界面の非晶質層は、FZ(Floating-Zone)ウェーハ同士を貼り合わせた場合にも形成されることが既に報告^{3,4)}されている。これらの報告によれば、FZウェーハの場合の接合界面の非晶質層の貼り合わせ熱処理中の挙動は、CZの場

合に比較して大きく異なる様相を呈し、極端な場合には、高温・長時間の熱処理により乖離してほぼ完全に消滅してしまう^{4,7,8)}。しかしながら、本研究の結論に従えば、FZの場合にも初期非晶質層の形成は貼り合わせ前のウェーハ表面の自然酸化膜により支配されていることが予想され、少なくともCZウェーハに比較して基板酸素濃度が約2桁低いFZウェーハの場合には接合界面の非晶質層は形成されないとする従来の報告は、必ずしも妥当ではないことが、本研究に於いて確認された。

最後に、本研究の実験結果に基づき、同一スペックのウェーハに対して、HF処理によって貼り合わせ前の表面の自然酸化膜を完全に除去した直後に貼り合わせを行なったサンプルの、接合界面近傍の断面TEM観察結果を、Fig.6-8に示す。Fig.6-8から、{111}面、及び{100}面に囲まれたほぼ完全な六角形の非晶質塊が不連続に配列しており、接合界面の非晶質層の形成が最小限にまで抑制されていること、非晶質塊は厚さ1000~2000 Å程度の厚さのTEMサンプルの内部で完全に閉じる程小さいため、非晶質塊を覆う様に単結晶領域が存在し、非晶質領域のコントラストが不明瞭になっていると思われること、2つの結晶格子が共有結合している部分に、大きさ30~50 Åの積層欠陥が点在していること、非晶質塊の大きさは約100 Åであること、等のことがわかる。この結果は、Himiら⁹⁾によって報告された、HF溶液による疎水性処理後のウェーハ同士を貼り合わせた際の接合界面観察結果とほぼ同様であった。貼り合わせ前の表面の自然酸化膜を完全に除去したにも係わらず、若干の非晶質塊が形成されたのは、完全にベアなSi表面が活性であるため、HF処理から貼り合わせ工程

までの極めて短時間に、自然酸化膜成長の下地となる中間酸化物層が局所的に成長してしまったことに起因すると考えられる。これを防止するためには、HF溶液中で自然酸化膜除去と貼り合わせ作業を同時に行なう、或いは、HF処理直後に不活性ガス雰囲気中にウェーハを移し換えて貼り合わせ作業を行なう、等の手段を検討する必要があると考える。

本研究の実験結果は、直接接合界面の非晶質 SiO_x 層形成の初期段階が自然酸化膜厚に強く依存すること、即ち、貼り合わせ熱処理の初期の段階で、貼り合わせ前の両方のウェーハ表面の自然酸化膜によって初期非晶質層が形成されることを示している。このことから、接合界面の非晶質層の厚さ、及び組成(酸素含有率)は、この初期非晶質層を sink site とするバルク中の格子間酸素の外方拡散により最終的に決定される、という形成機構が最も妥当であるという結論が導出され、第5章に於いて示唆した形成モデルの正当性が、本章での研究によって最終的に確認された。

6. 5 結論

本章では、直接接合ウェーハの接合界面に存在する非晶質層の形成機構について調査を行なうことを目的として、貼り合わせ前のウェーハ処理条件を振ることにより表面の自然酸化膜厚を変化させて、自然酸化膜厚と貼り合わせ後の直接接合界面の非晶質 SiO_x 層の形成状況との関係について高分解能透過電子顕微鏡(HR-TEM)を用いて調査を行なった。その結果、以下の様なことがわかった。

- ①貼り合わせ前のウェーハ表面の自然酸化膜厚の減少に伴ない、直接接合界面の非晶質 SiO_x 層の形成が抑制される。
- ②非晶質層中に含有される酸素原子総数は、理論的に求めた各膜厚の自然酸化膜中の酸素原子総数と良く一致していた。
- ③上記①②の結果は、非晶質 SiO_x 層形成の初期段階が、自然酸化膜厚に大きく依存することを示しており、「貼り合わせ前の両方のウェーハ表面の自然酸化膜によって初期非晶質層が形成され、この初期非晶質層を sink site として起こる、2次的な現象であるバルク中の格子間酸素の外方拡散により、接合界面の非晶質 SiO_x 層の厚さと組成が最終的に決定される」という、第5章に於いて示唆した非晶質 SiO_x 層の形成機構モデルの妥当性を証明するものであると考える。

<参考文献>

- 1) M.Shimbo, K.Furukawa, K.Fukuda and K.Tanzawa: "Silicon-to-silicon direct bonding method," J. Appl. Phys. **60**, pp.2987-2989 (1986) pp.2987-2989.
- 2) K.Furukawa, M.Shimbo, K.Fukuda. and K.Tanzawa: "Lattice Configuration and Electrical Properties at the Interface of Direct Bonded Silicon," Ext. Abstr. 18th Int. Conf. Solid State Devices and Materials, Tokyo, 1986, pp.533-536.
- 3) T.Abe, A.Uchiyama, K.Yoshizawa, Y.Nakazato, M.Miyawaki and T.Ohmi: "Surface Impurities Encapsulated by Silicon Wafer Bonding," Jpn. J. Appl. Phys. **29**, pp.L2315-L2318 (1990).
- 4) L.Ling and F.Shimura: "The Stability of Thin Interfacial SiO₂ Layers in Directly Bonded Czochralski and Float-Zone Silicon Wafer Pairs," J. Electrochem. Soc. **140**, pp.252-255 (1993).
- 5) 高橋, 龍田, 岸本: 「HCl/HF洗浄による金属汚染除去及び自然酸化膜厚調査」, 三菱マテリアル(株)中央研究所半導体研究部第131回月例報告会資料.
- 6) F.Herman, J.P.Batra and V.Kasowski: *The Physics of SiO₂ and its Interface*, ed. S.Pantelides (Pergamon Press, New York, 1978) p.333.
- 7) L.Ling and F.Shimura: "Relationship between interfacial native oxide thickness and bonding temperature in directly bonded silicon wafer pairs," J. Appl. Phys. **71**, pp.1237-1241 (1992).
- 8) K.-Y.Ahn, R.Stengl, T.Y.Tan, U.Gösele and P.Smith: "Stability of interfacial oxide layers during silicon wafer bonding," J. Appl. Phys. **65**,

pp.561-563 (1989).

- 9) H.Himi, M.Matsui, S.Fujino and T.Hattori: "Silicon Wafer Direct Bonding without Hydrophilic Native Oxides," Jpn. J. Appl. Phys. **33**, pp.6-10 (1994).





Fig.6-1 実験の概略フロー

Table 6-1. 実験に使用した貼り合わせウェーハー一覧


| サンプル名 | 表面近傍の酸素濃度 (atoms /cm ³) | 自然酸化膜厚(Å) | 表面処理 |
|-------|--|-----------|--|
| Ref. | $\sim 1.0 \times 10^{17}$ | 7.7 | — |
| HF-1 | $\sim 1.0 \times 10^{17}$ | 6.2 | H ₂ O:HF = 1000:0.7 , 4min |
| HF-2 | $\sim 1.0 \times 10^{17}$ | 4.7 | H ₂ O:HF = 1000:1.2 , 4min |
| HO-1 | $\sim 1.0 \times 10^{17}$ | 4.5 | H ₂ O:HF =9:1, 1min + H ₂ O:H ₂ O ₂ =7:1(at 80°C), 2min |

* 使用したHFの濃度は、全て50%であった。


Bonded interface



$d_{100}=5.4 \text{ \AA}$




$d_{111}=3.1 \text{ \AA}$



10nm



Fig.6-2 Ref. サンプルの接合界面近傍の格子像



$d_{100}=5.4 \text{ \AA}$

$d_{111}=3.1 \text{ \AA}$

10nm

Fig.6-3 HF-2サンプルの接合界面近傍の格子像




Fig.6-4 HO-1サンプルの接合界面近傍の格子像




Fig.6-5 直接接合界面に形成された非晶質 SiO_x 層の体積の自然酸化膜厚依存性




Fig.6-6 SiO_2/Si 界面の結晶構造モデル
(Hermanら⁶⁾による)




Fig.6-7 非晶質 SiO_x 層中と自然酸化膜厚中に含有される酸素原子総数の比較



Fig.6-8 HFにより自然酸化膜を除去した後に貼り合わせたサンプルの接合界面近傍の格子像

第 7 章

直接接合界面の残留応力によるボロンの誘起拡散

出典: S.Ishigami, Y.Kawai, H.Furuya and T.Shingyouji:

"Stress-Enhanced Diffusion of Boron at the Interface of a Directly Bonded Silicon Wafer," Jpn. J. Appl. Phys. 32, pp.4408-4412 (1993).

7. 1 はじめに

第5章、及び第6章では、貼り合わせにより作製された直接接合ウェーハの接合界面に形成される非晶質 SiO_x ($x=0.2\sim0.3$)層の形成機構に関する研究成果について述べた。しかしながら、一般には、格子像レベルの微視的な結晶構造まで掘り下げなくとも、貼り合わせウェーハの接合界面の完全性にとって様々な問題が存在することは、SOI基板構成技術としてウェーハ貼り合わせ法の研究が本格的に開始された比較的初期の時点から指摘されて来た。これらの問題とは、接合界面の欠陥として最も注目されている、ウェーハの表面が接着されないまま空間が残留してしまうボイド¹⁻³⁾や、接合界面付近のドーパントの不均一な分布⁴⁾、接合界面の強度の信頼性^{1,3,5,6)}である。

ボイドの問題¹⁻³⁾に関しては、シリコン層の膜厚よりも大きなボイドが形成された場合には、下部にある SiO_2 膜が露出するためSOI層として使用できる面積の少ない基板が得られてしまう、或いは、SOI基板構成技術としてウェーハ貼り合わせ法が採用された場合に、残留した空隙部がトランジスタ形成のデバイスプロセスの熱処理中に膨張し破裂すれば、薄膜化された SiO_2 膜上のシリコン層の品質の極めて深刻な劣化をもたらす危険性が高い、という理由から、最も優先度の高い問題として多くの精力的な研究が既になされている。これらの研究により、ボイドの形成には、貼り合わせ前の活性化処理により表面のシリコン原子のダングリングボンドに付着したOHや H_2O 等の分子が重要な役割を果たしていると考えられること³⁾、即ちこれら

の付着物が貼り合わせ後の熱処理中に分解し、バルク内部を拡散して系外に放出されシリコン原子同士の共有結合が達成される際に、接合界面に残留したこれらの付着物の反応の副産物としてボイドが形成されるというモデル³⁾が提案された。また、ボイドの存在により接合界面の結合強度が劣化することは容易に想像可能であり、貼り合わせウェーハの付近の接合界面の結合強度に関する研究は、ボイドの個数や大きさの熱処理温度依存性などボイドの客観的挙動と併せて行われて来た場合が少なくない^{1,3)}。一方、接合界面付近の不均一なドーパント分布に関しては、当該領域が薄膜化された後に素子形成領域に一致し、ドーパント分布がトランジスタ等の電気的特性や動作性に直接的な影響を及ぼすことは容易に想像されることから、幾つかの精力的な研究が過去に行われている。これらの中で、例えば、Abeら⁴⁾は、p型のウェーハを貼り合わせて作製されたSOIウェーハの接合界面付近に於いて、ボロンの濃度が異常に上昇し、結果的に不均一な分布となっていることを報告し、この現象が貼り合わせの工程中にクリーンルーム用のフィルターから混入したボロンによるクリーンルーム内に放置された貼り合わせ前のウェーハ表面の汚染^{7,8)}に起因していると結論付けている。

以上述べた様に、貼り合わせの接合界面の欠陥や不規則性等の問題に対する既存の研究に於けるアプローチは、貼り合わせ前の表面処理や室内清浄度等、貼り合わせ前後の雰囲気や貼り合わせ後の熱処理条件(温度、時間等)、という観点からのみ行われたものであって、例えば、2種類の結晶格子を結合させる際に当然導入が予想される結晶弾性歪み(或いは応力)等の基板結晶性がこれら接合界面の不規則

性に及ぼす影響については、現在に至るまで系統的な研究は全く行われていない。

この様な背景に基づき、本章では直接接合ウェーハの接合界面の弾性応力が、接合界面付近のドーパント、抵抗率分布に及ぼす影響について、X線トポグラフによる接合界面の結晶整合性の観察と2次イオン質量分析(SIMS)による不純物濃度分析、広がり抵抗率(Spreading Resistance:SR)測定等の手法を用いて調査した結果について述べることにする。

7. 2 実験方法

Fig.7-1に、本実験のフローの概略について示す。使用したウェーハは、全てp型(添加不純物はボロン)で抵抗率は約 $10\ \Omega \cdot \text{cm}$ 、CZ法により育成された直径5" ϕ の単結晶から切り出された<100>方位を有するウェーハである。酸素濃度は $1.2 \times 10^{18} \text{ atoms/cm}^3$ (旧ASTM値)、炭素濃度はFTIRの検出下限以下の $0.05 \times 10^{17} \text{ atoms/cm}^3$ (旧ASTM値)であった。最終研磨が終了した後に、これらのウェーハを、75℃に保持された NH_4OH , H_2O_2 , H_2O の混合溶液であるSC-1溶液中で洗浄し、その表面を活性化した。活性化処理に引き続き、これら全てに対して超純水リンスを施した直後に、大気雰囲気中で貼り合わせ工程を行なった。本実験に於ける殆どの貼り合わせ工程に於いては、Fig.7-1に示した様に、一方のウェーハを平坦に保持したまま他方のウェーハを表面が凸になる様にお椀状に反らせて、中心点を接触させた後に、お椀状に反らせた方のウェーハを平坦に戻して貼り合わせる、という方法を採用した。これは、貼り合わせ工程に於いて、接合界面に大気が巻き込まれることによるボイドの発生を抑制するためである。接合時の両方のウェーハの結晶方位のずれはX線トポグラフにより測定し、作製した全ての貼り合わせサンプルに於いて 0.5° 以下であることを確認した。また、貼り合わせに際しては、外部からの機械的、電氣的圧力は何ら印加していない。貼り合わせ完了後に、各サンプルに対して1100℃、或いは900℃、700℃で2時間、dry O_2 雰囲気中で熱処理を施した。これらの表面活性化のための洗浄条件や貼り合わせ、貼り合わせ熱処理等の各工程の条件は、実際のSOI基板用貼り合わせウ

ウェーハの生産ラインに於いて最も汎用的に使用されていると思われる値を設定した。最後に、SIMS分析用とSR測定用のサンプルについては、一方のウェーハ(殆どの場合、貼り合わせ工程に於いてお椀状に反らせなかった方)に研削・研磨を施し、このウェーハの厚さが5~10 μm 程度になるまで薄膜化した。以下、本章では、薄膜化した方のシリコン層をウェーハ状態であった時点も含めて「活性層」と称し、薄膜化せずウェーハ状態で残った方を「支持基板」と称することとする。

研削・研磨を施さなかったサンプルについては、X線トポグラフ撮影とSEM観察を行ない、接合界面付近の結晶構造や整合性を調査した。X線トポグラフでは、 $\text{CuK}\alpha$ による220反射のX線を用いた。また、SIMS分析には、SIMS CAMECA IMS-3fを使用し、1次イオン線源はOであった。SR測定の際には、研削・研磨を施したサンプルから切り出した小片を、治具を用いて斜め研磨した後に測定を行ない、得られた分布をウェーハ表面に対して垂直な深さ方向に換算した。

7. 3 実験結果

<100>の結晶方位を有するウェーハ同士をFig.7-1に示した方法によって貼り合わせた後に、1100℃で2時間熱処理したサンプルのX線トポグラフ観察結果を、Fig.7-2に示す。写真から、白い輝線からなる同心円状の模様が、ウェーハのほぼ全面に観察されていることがわかる。上記の方法で作製された全ての貼り合わせウェーハに於いて、Fig.7-2とほぼ同様な模様が観察された。本章では、以下、これらの模様を「リングパターン」と称することとする。リングパターンは、X線トポグラフ観察時に得られるロッキングカーブに於いて活性層側と支持基板側の回折X線の情報を分離した際に、その両方から検出されたこと、偶然に接合界面に形成されているのが発見されたボイドとリングパターンが交差する場合に、リングパターンはボイドを回り込んでいること、の2点から、接合界面に存在していることがわかった。また、Fig.7-2で白く明瞭に観察されるリングパターン上の直径0.1～0.5mm程度の黒点は、SEMによる断面観察から微小ボイドであることが判明した。しかしながら、この明瞭なリングパターンの間に認められるコントラストの低いリングパターンでは、選択エッチングを施しても、これに対応する箇所に於いて転位や積層欠陥等の格子欠陥を発見することは出来なかった。

Fig.7-3に、リングパターンが発生している貼り合わせウェーハのSR測定による接合界面付近の抵抗率分布(Fig.7-3(a))と、リングパターンが発生していない貼り合わせウェーハのSR測定による接合界面付近の抵抗率分布(Fig.7-3(b))を、それぞれ示す。リングパターンが発生している場合には、抵抗率は活性層側で接合界面の手前約10 μ m

付近から上昇し始め、接合界面直前で最高値となっていることがわかる。逆に、支持基板側では、接合界面の手前約 $10\mu\text{m}$ 付近から下降し始め、接合界面直前で最低値となっていた。一方、リングパターンが発生していない場合には、抵抗率に上記の様な大きな変動は観察されず、接合界面の $1\sim 2\mu\text{m}$ 両側で抵抗率の若干の低下が観察されたのみで、活性層側、支持基板側共に、接合界面付近の抵抗率はほぼ一定となっていた。但し、抵抗率が若干低下している領域の形状は、接合界面を挟んで左右対称ではなく、低下している距離は支持基板側の方が長かった。

Fig.7-4に、リングパターンが発生している貼り合わせウェーハのSIMSによる接合界面付近のボロンの深さ方向濃度分布(Fig.7-4(a))と、リングパターンが発生していない貼り合わせウェーハのSIMSによる接合界面付近のボロンの深さ方向濃度分布(Fig.7-4(b))を示す。リングパターンが発生している場合には、表面から約 $2\mu\text{m}$ 付近でボロン濃度の大きな隆起が観察されており、ボロン濃度は表面から約 $1\mu\text{m}$ の地点から上昇し始め、約 $2\mu\text{m}$ の地点で最高値($2\sim 3\times 10^{16}\text{atoms/cm}^3$)となった後、表面から約 $5\mu\text{m}$ の地点まで単調に減少していることがわかる。また、リングパターンが発生していない場合には、上記の様な大きな変動ではないものの、表面から約 $4\sim 5\mu\text{m}$ 付近に於いて貼り合わせられた2枚のウェーハの基板抵抗率の違いに起因すると思われる濃度レベルの上昇と、表面から約 $5\sim 6\mu\text{m}$ の地点でボロン濃度の若干の隆起が確認された。但し、SOIの場合と異なり、直接接合ウェーハに於ける薄膜化された活性層の正確な厚さは、Siと SiO_2 の屈折率の差異を利用した分光エリプソメトリ等の光学的手法で確認するこ

とは不可能なため、Fig.7-4の両方のサンプルに関しては、接合界面の位置を敢えて特定していない。しかし、基板内部に於いては、Fig.7-4に示した様な異常分布が起こり得る理由は特に見当たらず、ボロンの濃度分布の変化が生じている地点がこれらのサンプルの接合界面に対応していると予想されるため、接合界面はFig.7-4(a)で表面から約 $2\mu\text{m}$ 、Fig.7-4(b)で表面から約 $5\mu\text{m}$ の地点に、それぞれ対応していると考えられる。但し、Fig.7-3のSR測定の抵抗率から換算されるボロン濃度とFig.7-4で得られたSIMS測定結果とは、測定位置が同一ではないため、活性層側と支持基板側の両方での濃度一定レベルの高低の相対関係も含めて、必ずしも一致していない。

Fig.7-5に、貼り合わせ熱処理の時間を2時間に固定して、温度を 700°C 、 900°C 、 1100°C と振った場合の、リングパターンが発生している貼り合わせウェーハのSR測定による接合界面付近の抵抗率分布を示す。Fig.7-3と同様に接合界面付近の活性層側で抵抗率の上昇が観察されているものの、抵抗率の上昇が起こっている深さ方向の距離と、定常レベルに比較した上昇部分の最大値の高さが、熱処理温度の上昇に伴って減少していることがわかる。また、その減少量は一定ではなく、 900°C と 1100°C との間では、 700°C と 900°C との間に比較した場合に減少量はかなり小さく、ほぼ飽和に達していると言える程度であった。一方、接合界面付近の支持基板側での抵抗率の低下は、若干の量ではあるものの、熱処理温度の上昇に従って大きくなっている様に見える。但し、Fig.7-5は、それぞれ異なった貼り合わせウェーハから切り出されたサンプルの測定結果であるため、各温度での測定点に於ける活性層側、支持基板側共に定常レベルのボロン濃度、即ち抵抗率は必ずしも一致していない。

7. 4 考察

7.4.1 接合界面の結晶格子の整合性

Fig.7-2で観察された、貼り合わせ工程に於いて2枚のウェーハのうち一方を凸に反らせた場合に接合界面に発生していたリングパターンは、

①リングパターンが写真上で白い輝線として現われるのは、当該領域の結晶格子からの回折X線がブラッグの回折条件を満たしていない、即ちリングパターンの発生していない領域とは格子定数が異なっていることに起因すると考えられる。

②SEMによる断面観察から、リングパターンの構成因子が、転位等の格子欠陥や、ボイド等の実体のある欠陥ではないことが確認された。

という2点の結果から、一方のウェーハを反らせたことに起因して接合界面に導入された弾性歪みに対応しているという仮説が導出される。そこで、リングパターンの発生機構に関して、Fig.7-6の様なモデルを立てた上で、以下にその説明を試みる。

Fig.7-1に示した方法でウェーハを貼り合わせる場合、凸に反らせたウェーハの研磨面には引張りの弾性応力が導入される。従って、他方のウェーハに接触しようとする面の表面付近の格子定数は、Fig.7-6(a)の様に定常状態の格子定数よりも大きくなる。一方、凸に反らせなかった側のウェーハの表面付近の格子定数は、当然ながら定常状態のままである。この状態で2枚のウェーハを接近させ、中心点で接触させた後にお椀状の形状を保持していた外力を解放して行くと、2枚

のウェーハの表面の結晶格子は、最初に接触した中心点を始点としてOH基やH₂O分子を介在させながら結合を開始する³⁾が、Fig.7-6(b)の様に、凸に反らせたウェーハの研磨面に導入された引張りの弾性応力が完全に解放されないまま両方の結晶格子の結合が進行してしまい、結果的に接合界面に於いて結晶格子の不整合が生じてしまう。格子の不整合により、活性層側の接合界面近傍では格子定数が $d_0 - \delta_1$ となって定常状態よりも小さくなり(d_0 :シリコンの格子定数)、逆に支持基板側の接合界面近傍では $d_0 + \delta_2$ となって定常状態よりも大きくなる。従って、活性層側の接合界面近傍の結晶格子中には圧縮応力が、また支持基板側の接合界面近傍の結晶格子中には引張応力が、それぞれ導入されることになる。両方の結晶格子の不整合 $\Delta (= \delta_1 + \delta_2)$ は、ウェーハの半径方向の距離 x の関数として表わされ、 $\Delta = (1/2)d_0$ で不整合は最大となり、それ以降 Δ は格子定数に近づくため減少する(Fig.7-6(c))。以上の過程が周期的に繰り返されることにより、Fig.7-2で観察された様なリングパターンが発生する、と推定される。このモデルによれば、リングパターンが貼り合わせ工程に起因して接合界面近傍に導入された弾性歪みに対応するという先述の仮説は、説明可能である。

これらの結果を踏まえて、リングパターンの存在しない貼り合わせウェーハは、貼り合わせの工程で2枚のウェーハの曲率を最適化することにより作製可能であることが予想される。Fig.7-2のウェーハの周辺部分でリングパターンが観察されないことも、治具を使用して凸に反らせた場合に周辺部分で曲率半径が大きくなった結果、格子

不整合が最小となった、と考えれば説明可能であると思われる。


7.4.2 接合界面近傍に於けるボロン分布

Fig.7-4(a)に示した、リングパターンの発生している直接接合ウェーハに於けるSIMSによるボロン濃度分布で、接合界面に於いてボロン濃度の異常な隆起が観察され、この領域でボロンの偏析が起こっていることが結論付けられる。このボロン偏析の可能性ある原因として、まずクリーンルーム内の大気中に含有されるボロン^{7,8)}による貼り合わせ前のウェーハに対する表面汚染が考えられる。しかしながら、もしボロン偏析が雰囲気からの表面汚染であるとするれば、リングパターンの有無に係わらず、全てのサンプルに於いて同様なボロン濃度分布が得られるはずである。何故なら、全てのウェーハが、同一の実験室内で、且つ同一の設備を使用して処理されたからである。従って、本研究の実験に於いて、リングパターンの存在する場合に観察されたボロン濃度の異常な隆起は、外部からもたらされたものではなく、基板内部にドーパントとして最初から存在するボロンの凝集に起因するものと判断される。リングパターンの存在するサンプルと、存在しないサンプル、即ち2枚のウェーハの曲率最適化のため両方とも凸に反らせずに貼り合わせたサンプルとの間の唯一の違いは、接合界面に導入された弾性歪みであるため、接合界面に於けるボロンの凝集は、この弾性歪みによってもたらされたことが予想される。更に、Fig.7-4(a)に於いて、ボロン濃度の異常な隆起は接合界面を挟んで非対称であり、ボロン分布は、活性層側に比較して支

持基板側でより長い範囲にわたって隆起していた。このボロン濃度の隆起している深さ方向の距離は、グラフから活性層側では約 $0.5\ \mu\text{m}$ 、支持基板側では約 $2\ \mu\text{m}$ と推定され、支持基板側では 1100°C で2時間という本実験での貼り合わせ後の熱処理条件から計算されるボロンの拡散長 $\sqrt{Dt} \doteq 0.4\ \mu\text{m}$ に比較してかなり長くなっていることがわかった。活性層側と支持基板側のボロン分布の差異は、Fig.7-4(b)のリングパターンの存在しないサンプルに於いても同様に観察されていた。

上述したSIMSによるボロン濃度分布測定結果は、以下に説明する様な接合界面に導入された弾性歪みによる凝集モデル、即ち「ボロンの応力誘起拡散・凝集」機構によって簡潔且つ論理的に説明することが可能である。まず、濃度勾配のない閉じた系の中で溶質原子の拡散・凝集が起こるためには、駆動力が存在しなければならない。この駆動力の役割を果たす因子として、接合界面に導入され残留している弾性応力(歪み)が挙げられる。7.4.1項でも述べた通り、この弾性応力は、接合界面近傍の活性層側で圧縮、支持基板側で引張りとなって、2枚のウェーハを貼り合わせた時点で既に接合界面に導入されていると予想される。この接合界面近傍の活性層側の圧縮応力が、ボロンの凝集のための駆動力の役割を果たすと考えられる。つまり、ボロンの共有結合半径は $0.90\ \text{\AA}$ でシリコン原子の $1.17\ \text{\AA}$ に比較して小さく、シリコン単結晶格子中で置換位置を占めた場合に周囲の結晶格子に引張応力を作用させることが知られており、接合界面近傍の活性層側の圧縮応力を、ボロンの置換によって生じる引張応力によって緩和するために、圧縮応力自体が駆動力となって熱処理中にボロン原子を引き寄せた結果、ボロンの凝集が起こった、とい

うモデルである。これに加えて、接合界面近傍の支持基板側の引張応力が、その領域でのボロンの拡散を増速させる駆動力の役割を果たすという機構が考えられる。第5章、及び第6章で述べた通り、直接接合ウェーハの接合界面に非晶質 SiO_x 層($x=0.2\sim0.3$)が存在し、その形成過程には、貼り合わせ前のウェーハ表面の自然酸化膜、及びウェーハ表面活性化工程で付着したOH基や H_2O 分子が多大な影響を及ぼしていることが明らかになっている。これらのOH基や H_2O 分子が熱処理中の初期の段階で分解して³⁾非晶質 SiO_x 層を形成する際の反応は、以下の式で表わされると考えられる。



Si_s : 格子点にあるシリコン原子

Si_i : 格子間シリコン原子

この反応式は、基本的に熱酸化や酸素析出の際の SiO_2 形成の反応と同様であり、 SiO_x 形成時の体積膨張に伴ない多量の格子間シリコン原子が周囲に放出されることを示している。結晶格子中に格子間シリコンが存在すれば、当然周囲の結晶格子には圧縮応力が及ぼされるため、(7-1)式の反応は、引張応力の作用する場で助長され、圧縮応力の作用する場で抑制されることが容易に想像される。即ち、この反応は、接合界面近傍の支持基板側で助長され、結果的に格子間シリコン原子は支持基板側の結晶格子中に優先的に放出される。Mizuoら⁹⁾は、 SiO_2 膜成長領域下の基板中での優勢なボロンの拡散深さを確認し、ボロン原子の酸化増速拡散^{9,10)}を格子間シリコン原子に

よる" Kick-out Mechanism "により説明可能であることを立証した。これらの報告から、ボロンの拡散が格子間シリコン原子の存在により増速されることは明らかであり、引張応力下にある接合界面近傍の支持基板側の結晶格子中では、上記の機構により計算から予測された拡散長よりも数倍長いボロンの拡散長、即ちボロン濃度の異常な隆起部分が観察されたものと結論付けられる。また、リングパターンの存在しない直接接合ウェーハに関しては、リングパターンほど強力ではないものの、貼り合わせ前の研磨面のマイクロラフネス等に起因した微弱な残留応力^{11,12)}が駆動力となって、上述と同様なボロンの増速拡散が生じた結果、Fig.7-4(b)の様な分布が得られたと考えられる。最後に、別途行われた実験から、接合界面に於ける非晶質 SiO_x 層はリングパターンの有無に係わらず形成されていることが確認されており、非晶質 SiO_x 層は、Figs.7-3、7-4で観察された接合界面でのボロンの凝集やSR抵抗の不規則な分布に対して全く影響を及ぼしていないことを付記しておく。

以上述べて来た「ボロンの応力誘起拡散・凝集」機構によれば、Fig.7-3のSR抵抗測定結果のうち、接合界面近傍に於ける抵抗率の低下については、Fig.7-4のボロン深さ方向分布で説明が可能となる。しかし、リングパターンが形成されている場合に活性層側の接合界面近傍で観察された、Fig.7-3(a)の抵抗率の異常な隆起は、ボロン分布では説明出来ない。即ち、「ボロンの応力誘起拡散・凝集」機構によれば、活性層側に導入された圧縮応力を緩和する目的でボロンが接合界面近傍に凝集した訳で、この領域では格子点に入ったボロンがイオン化され電氣的に活性化されるため、抵抗率は当然低下す

るはずである。この活性層側での抵抗率の異常な隆起部分も、先述のボロンの凝集と同様に、Fig.7-3(b)のリングパターンが存在しないサンプルに於いては観察されなかった。従って、ボロンが高濃度に存在する領域で抵抗率が異常に隆起している、というこの逆説に関しても、やはり接合界面に導入された残留応力による機構、即ち残留応力が活性層側の接合界面近傍に於ける抵抗率に何らかの影響を及ぼしている可能性について考察する必要があると考えた。この可能性を確認する目的で、Fig.7-5に示した様な、貼り合わせ後の熱処理温度を変化させた実験を行なった。その結果、Fig.7-5に於いて、活性層側の接合界面近傍に観察される抵抗率の異常な上昇は、その高さ、及び上昇が起こっている深さ方向の距離の両方に関して、熱処理温度の上昇に従って抑制されていた。熱処理温度の上昇に伴ない、上述のボロンの応力誘起拡散・凝集現象は助長される、即ち活性層側の接合界面近傍に残留している圧縮応力も徐々に緩和されて行くと考えられるため、Fig.7-5の結果は、熱処理温度の上昇に伴なう活性層側の抵抗率の隆起部分の抑制が残留応力の緩和に対応していることを示している。また、熱処理温度が900℃から1100℃の間で、隆起部分の抑制がほぼ飽和に達している点に関しても、ボロンの凝集による応力緩和が指数関数的な現象で、この温度領域ではほぼ飽和に達していることに起因すると考えれば説明可能と思われる。

一般に、弾性応力は半導体材料の電気特性に影響を及ぼすことが過去の研究例から既に明らかになっており、電気抵抗の変化量と作用している応力の大きさとの間には、以下の様な関係式が成立することが確認されている¹³⁾。

$$\Delta \rho_{\parallel}^{(100)} / \rho_0 = (\Pi_{11} + \Pi_{12}) \sigma_A \doteq (\Pi_{11} / 2) \sigma_A \quad \text{式(7-2)}$$

$$\Delta \rho_{\perp}^{(100)} / \rho_0 = 2 \Pi_{12} \sigma_A \doteq - \Pi_{11} \sigma_A \quad \text{式(7-3)}$$

$\Delta \rho_{\parallel}^{(100)}$: (100)面に平行な電流に於ける、応力が作用した状態と定常状態との抵抗率の差

$\Delta \rho_{\perp}^{(100)}$: (100)面に垂直な電流に於ける、応力が作用した状態と定常状態との抵抗率の差

ρ_0 : 定常状態での抵抗率、 Π_{11}, Π_{12} : ピエゾ抵抗係数

σ_A : 応力 (+ … 引張、- … 圧縮)

これらの抵抗率の変化は、キャリアの移動度が応力の影響を受ける¹⁴⁾ことに起因していると考えられている。SR測定により得られた抵抗率は、(100)面に平行な電流と垂直な電流の和によって構成されていると考えられ、本実験で使用したウェーハのドーパント種類と濃度に対応したピエゾ抵抗係数^{14,15)}を選択して式(7-2)、及び式(7-3)に代入することにより、圧縮応力が作用しているp型のシリコン結晶格子中の抵抗率は上昇するという結論が導出される。即ち、活性層側の接合界面近傍に導入された圧縮応力が、その領域でのキャリア移動度に影響を及ぼし抵抗率を上昇させた結果、接合界面近傍にボロンが凝集したにも係わらずFigs.7-3(a)、7-5に於ける活性層側での抵抗率の異常隆起が観察された、ということが結論付けられる。また逆に、支持基板側では、引張応力が抵抗率に及ぼす上述の圧縮応力とは反対の作用と、接合界面近傍に凝集したボロンの電気伝導度に対する寄与との両方によって、接合界面近傍で抵抗率が低下したものと結

論付けられる。

7. 5 結論

本章では、貼り合わせ工程に起因して直接接合ウェーハの接合界面に導入される残留応力が、接合界面付近のドーパント分布に及ぼす影響について調査することを目的とし、接合界面の結晶格子の整合性をX線トポグラフによって、またドーパント(ボロン)濃度分布に関して、2次イオン質量分析(SIMS)と広がり抵抗率(SR)測定によって調査を行なった。その結果、以下の様な結論が得られた。

- ①貼り合わせ工程に於いて、一方のウェーハをお椀状に凸に反らせた場合にのみ、直接接合ウェーハの接合界面には、X線トポグラフによってリングパターンとして検出される弾性歪み(弾性応力)が導入され残留する。
- ②上記の弾性応力は、凸に反らせたウェーハの接合界面付近の結晶格子中では引張りとなり、凸に反らせなかったウェーハでは圧縮となる。また、この応力は、貼り合わせ工程に於いて2枚のウェーハの曲率半径を最適化することによって、制御可能であることが、本研究によって初めて明らかにされた。
- ③リングパターンとして検出される弾性応力が接合界面に存在する場合、圧縮応力が作用している接合界面近傍の結晶格子に向かってボロンの応力誘起拡散が起こり、その領域での応力緩和のためボロンが凝集する。この際、引張応力が作用している接合界面近傍の結晶格子中には、接合界面に於ける非

晶質層形成に伴ない発生する格子間シリコン原子が優先的に放出され、結果としてこの領域でのボロン拡散が増速される。

- ④引張応力が作用している接合界面近傍の結晶格子中では、ボロンの凝集と引張応力によるキャリア移動度の変化により、抵抗率は低下する。一方、圧縮応力が作用している接合界面近傍の結晶格子中では、ボロンの凝集にも係わらず、圧縮応力によるキャリア移動度の変化により、抵抗率は上昇する。

<参考文献>

- 1) M.Shimbo, K.Furukawa, K.Fukuda and K.Tanzawa: "Silicon-to-silicon direct bonding method," J. Appl. Phys. **60**, pp.2987-2989 (1986).
- 2) H.Ohashi, K.Furukawa, M.Atsuma, A.Nakagawa and K.Imamura: "Study of Si-Wafer Directly Bonded Interface Effect on Power Device Characteristics," IEDM Tech. Dig., Washington D.C., 1987, pp.678-681.
- 3) T.Abe, T.Takei, A.Uchiyama, K.Yoshizawa and Y.Nakazato: "Silicon Wafer Bonding Mechanism for Silicon-on-Insulator Structures," Jpn. J. Appl. Phys. **29**, pp.L2311-2314 (1990).
- 4) T.Abe, M.Nakano and T.Itoh: "SILICON WAFER-BONDING PROCESS TECHNOLOGY FOR SOI STRUCTURES," *Silicon-On-Insulator Technology and Devices*, ed. D.N.Schmidt (Electrochemical Society, Pennington, 1990) PV 90-6, p.61.
- 5) J.Haisma, G.A.C.M.Spierings, U.K.P.Biermann and J.A.Pals: "Silicon-on-Insulator Wafer Bonding - Wafer Thinning Technological Evaluation," Jpn. J. Appl. Phys. **28**, pp.1426-1443 (1989).
- 6) F.Sugimoto and Y.Arimoto: "Bonding Strength of Bonded SOI Wafers," Jpn. J. Appl. Phys. **31**, pp.975-978 (1992).
- 7) 伊藤,和田,山崎,吉川: 「大気からシリコンウェハーへのB(ボロン)の付着」, 第37回応用物理学関係連合講演会講演予稿集(1990) p.620 (30a-SC-4).
- 8) F.A.Stevie, E.P.Martin,Jr., P.M.Kahora, J.T.Cargo, A.K.Nanda, A.S.Harrus, A.J.Muller and H.W.Krautter: "Boron contamination of surfaces in silicon microelectronics processing: Characterization and causes," J. Vac. Sci. Technol. **A9**, pp.2813-2816 (1991).

- 9) S.Mizuo and H.Higuchi: "Effect of Back-side Oxidation on B and P Diffusion in Si Directly Masked with Si_3N_4 Films," J. Electrochem. Soc. **129**, pp.2292-2295 (1982).
- 10) K.Taniguchi, K.Kurosawa and M.Kashiwagi: "Oxidation Enhanced Diffusion of Boron and Phosphorous in (100) Silicon," J. Electrochem. Soc. **127**, pp.2243-2248 (1980).
- 11) A.Yamada, B.-L.Jiang, G.A.Rozgonyi, H.Shirotori, O.Okabayashi and M.Kawashima: "Structural Evaluation of Silicon-on-Insulator Fabricated by a Direct Wafer Bonding and Numerically Controlled Polishing Technique," J. Electrochem. Soc. **138**, pp.2468-2474 (1991).
- 12) W.P.Maszara, B.-L.Jiang, A.Yamada, G.A.Rozgonyi, H.Baumgart and A.J.R.de Kock: "Role of surface morphology in wafer bonding," J. Appl. Phys. **69**, pp.257-260 (1991).
- 13) H.Schlötterer: "MECHANICAL AND ELECTRICAL PROPERTIES OF EPITAXIAL SILICON FILMS ON SPINEL," Solid-State Electron. **11**, pp.947-956 (1968).
- 14) B-Y.Tsaur, John C.C.Fan and M.W.Geis: "Stress-enhanced carrier mobility in zone melting recrystallized polycrystalline Si films on SiO_2 -coated substrates," Appl. Phys. Lett. **40**, pp.322-324 (1982).
- 15) C.S.Smith: "Piezoresistance Effect in Germanium and Silicon," Phys. Rev. **94**, pp.42-49 (1954).




Fig.7-1 実験の概略フロー




Fig.7-2 支持基板を凸状に反らせて貼り合わせた
 $\text{Si}_{(100)}/\text{Si}_{(100)}$ 直接接合サンプルのX線トポグラフ写真





Fig.7-3 リングパターンの発生しているサンプル(a)と発生していないサンプル(b)の接合界面付近のSR抵抗分布





Fig.7-4 リングパターンの発生しているサンプル(a)と発生していないサンプル(b)の接合界面付近のSIMS分析によるボロン濃度分布




Fig.7-5 700°C,900°C,1100°Cの各温度で貼り合わせ熱処理を行なったサンプルの接合界面付近のSR抵抗分布




Fig.7-6 リングパターン発生機構の概念図

第8章

貼り合わせSOI(Silicon-On-Insulator)ウェーハの接合界面の構造

出典: Y.Kawai, S.Ishigami, H.Furuya, T.Shingyouji and Y.Saitoh:
"Structure of the Interface of a Bonded Wafer," *Proc. 2nd Int. Symp.
Semiconductor Wafer Bonding, Honolulu, 1993* (Electrochemical
Society, Pennington, 1993) PV93-29, pp.216-224.

8. 1 はじめに

第5章～第7章に於いては、 SiO_2 膜を介在せずに2枚のウェーハを貼り合わせた場合の、直接接合界面付近の構造や物性に関する研究成果について述べた。ここでは、貼り合わせウェーハの中でも、近年適用範囲が増大して来ているSOI (Silicon-On-Insulator)¹⁾ ウェーハについて検討した結果について述べる。

一般的なSOI工程に於いては、貼り合わせる2枚のウェーハのうち、熱酸化によって SiO_2 膜(以下、埋込み SiO_2 膜)を予め形成しておいた方のウェーハを貼り合わせ後に研磨し、デバイス作製領域となるシリコン単結晶薄膜を作製する。このため、埋込み SiO_2 膜とシリコン薄膜層(以下、SOI層)との界面は極めて良好である。一方、貼り合わせによって形成された Si/SiO_2 界面では、高温熱処理中に SiO_2 膜の塑性流動²⁾が起こるため、 Si/Si の直接接合に比較して接合界面でのボイド発生が抑制され易く³⁾、また、第7章で述べた様なクリーンルーム内で雰囲気からの汚染が貼り合わせ界面で起きても、厚さ $0.1\sim 1.0\ \mu\text{m}$ もの埋込み SiO_2 膜を隔てた反対側にあるSOI層に対して直接的に大きな影響を及ぼす可能性は低い。この様な理由から、SOIウェーハに関する研究は、専らSOI層に形成されたトランジスタの電氣的動作性に関するものが先行しており、接合界面については、デバイスプロセスの分留りや生産性に直結する接合強度の評価⁴⁻⁶⁾以外には、殆ど報告されていない。また、これら接合強度のに関する検討から、 Si/SiO_2 界面にボイドが発生し難い理由として、Abeら⁴⁾は、ベアな方のウェー

ーハ表面のダングリングボンドに水素原子が単体で付着しているため、OH基に比較して H_2O 縮合反応が起こり易くボイドの形成が抑制される、というモデルを提案している。しかし、Siと SiO_2 を貼り合わせる場合の接合メカニズムの詳細に関しても、Si同士の場合と同様に未だ明確になっていないのが現状である。

本章では、これらを背景として、SOIウェーハの接合界面に於ける結晶構造や整合性に関する微視的調査を目的として行なった研究の成果を述べることとする。

8. 2 実験方法

Fig.8-1に、実験フローの概略を示す。用意したウェーハは、全て直径5" ϕ 、p型で抵抗率は約 $10\ \Omega \cdot \text{cm}$ 、CZ法で育成した単結晶から切り出された<100>方位を有するウェーハである。ウェーハの酸素濃度は $1.2 \times 10^{18}\ \text{atoms/cm}^3$ (旧ASTM値)、炭素濃度はFTIRの検出下限以下の $0.05 \times 10^{17}\ \text{atoms/cm}^3$ (旧ASTM値)であった。最終研磨が終了した後に、これらのウェーハの一方に熱酸化によって厚さ $0.5\ \mu\text{m}$ の SiO_2 膜を形成し、表面活性化のために両者を 75°C に保持された NH_4OH と H_2O_2 、 H_2O の混合溶液であるSC-1溶液中で洗浄した。熱酸化は、 1000°C 、wet O_2 雰囲気で行なった。これらのウェーハに対して超純水リンスを施した直後に、貼り合わせを行なった。貼り合わせ完了後に、 1100°C で2時間、dry O_2 雰囲気で熱処理を行なった。本実験に於いても、貼り合わせに際しては、外部からの機械的、電氣的圧力は何ら印加しなかった。また、表面活性化のための洗浄条件や貼り合わせ、貼り合わせ後の熱処理の各工程の条件は、実際のSOI基板生産ラインに於いて最も汎用的に使用されていると思われる値を設定した。

熱処理が完了した後に、一部のサンプルから小片を切り取り、HR-TEMによる断面観察用のサンプルを作製した。観察には(株)日立製作所製のTEM H-9000UHR IIを用い、接合界面付近、及び熱酸化により形成された SiO_2 膜と基板シリコン結晶格子との界面付近の明視野像と格子像を撮影した。加速電圧は、 300kV であった。また、貼り合わせ界面近傍の微小領域の組成分析のため、KEVEX社のKEVEX

SUPER 8000 によるEDX分析を行なった。EDX分析の空間分解能は約1.0nmで、分析時の加速電圧は100kVであった。

8. 3 実験結果

高分解能TEMによる貼り合わせSOIウェーハの接合界面の格子像観察結果を、Fig.8-2に示す。観察は、貼り合わせた接合界面(Fig.8-2(a))と熱酸化により形成されたSiO₂膜と基板シリコン結晶格子との界面(Fig.8-2(b))の両方について行なった。Figs.8-2(a)、8-2(b)の両者の比較から、貼り合わせにより作製されたSOIウェーハの接合界面は、熱酸化により形成されたSiO₂膜と基板シリコン結晶格子との界面とほぼ同様な、極めて連続でスムーズな界面になっていることがわかる。また、接合界面付近に於いて、転位や積層欠陥等の格子欠陥の存在は、特に確認されなかった。

次に、EDX分析により埋込みSiO₂膜を挟んでビームをスキャンさせた場合に検出された酸素濃度分布をFig.8-3に、また、点分析により貼り合わせた接合界面と熱酸化によるSiO₂膜と基板シリコン結晶格子との界面の各微小領域に於ける酸素濃度分布をFig.8-4に、それぞれ示す。Fig.8-3に於いて、得られた酸素濃度はシリコン結晶格子と埋込みSiO₂膜との界面で急峻な立ち上がりを見せ、SiO₂膜の化学量論的組成に近づいていることがわかる。このことはFig.8-4で更に詳細に観察され、A点とB点、F点とH点の間で、酸素濃度はSiO₂の組成比(本実験のEDX分析では60~65%)に急速に接近していた。また、Fig.8-3(b)のラインスキャンに於いて、貼り合わせた接合界面(Fig.8-3(a)の点E~H)への接近に伴ってSiO₂膜中のEDX分析による酸素濃度が若干減少している様にも見えるが、Fig.8-4の微小領域の精密な

分析結果から、熱酸化した方の界面(点A～D)と貼り合わせた接合界面(点E～H)とで特に検出された酸素濃度に有意差は確認されなかった。なお、A点、及びH点で約15%の酸素が検出されているのは、埋込みSiO₂膜の影響を受けたことに起因すると考えられる。Fig.8-2に於いて、A点、及びH点到該当する領域の格子像は非晶質にはなっておらず、上記のEDX分析結果は、非晶質SiO_x層の形成を示唆するものではない。従って、Fig.8-3(b)の酸素濃度分布が、第5章、及び第6章で述べた直接接合の場合の様な中間層としての非晶質SiO_x層の形成を示すものではないことが結論付けられる。

8. 4 考察

Fig.8-2に示した接合界面と熱酸化した側のSi/SiO₂界面の格子像観察結果から、接合界面付近に於ける転位や積層欠陥等の格子欠陥の発生は特に認められず、貼り合わせによる接合界面は、SOIウェーハの場合にも、直接接合ウェーハの接合界面と同様に極めて良好な結晶性を有していることが結論付けられる。また、SOIウェーハの接合界面にも、直接接合の場合と同様に中間層、即ち非晶質SiO_x層($x=0.2\sim 0.3$)が存在する可能性があるため、これを確認する目的で、EDXラインスキャンとSi/SiO₂界面の微小領域に於けるEDX点分析を行なった。しかしながら、Figs.8-3、8-4を見る限りでは、埋込みSiO₂膜を挟んだ両方のSi/SiO₂界面での酸素含有率は鋭い立ち上がりを示しており、非晶質SiO_x層の様な中間層は特に形成されていないことがわかる。これは主に、貼り合わせ前のウェーハ表面に存在したOH基等が高温熱処理時に分解・拡散して行く際に、SiO₂膜を介在させて貼り合わせた場合には、SiO₂膜がその一部を吸収するためであると考えられる。また、1100℃、2hの貼り合わせ熱処理によって、第5章で述べた接合界面に向かっての格子間酸素原子の外方拡散が本実験の場合にも起こっているはずであるが、Figs.8-3、8-4から、これらの酸素も非晶質SiO_x層の形成・成長にではなく、埋込みSiO₂膜中に吸収され、SiO₂膜の成長に消費されと考えられる。

埋込みSiO₂膜を挟んだC-V測定⁷⁻⁹⁾等の詳細な電気特性の評価結果を検討してからでなければ断言は出来ないものの、本実験に於ける

結晶構造調査結果を見る限りでは、貼り合わせによる接合界面をSOI層と埋込みSiO₂膜と界面に一致させることが、必ずしも品質の劣化に直結する訳ではないことがわかった。

8. 5 結論

本章では、SOIウェーハの接合界面に於ける結晶構造や整合性に関する微視的調査を研究の目的とし、高分解能透過電子顕微鏡(HR-TEM)と、エネルギー分散型X線(EDX)分析とを用いて調査を行なった。その結果、以下の様な結論が得られた。

①SOIウェーハの接合界面は、熱酸化によるSi/SiO₂界面と比較

しても、全く遜色のない完全性を有することがわかった。また、直接接合の場合に接合界面に存在することが確認された非晶質SiO_x層は、SOIウェーハの場合には存在しておらず、貼り合わせ前のウェーハ表面のOH基やH₂O分子、接合界面に向かって外方拡散するバルク内部の格子間酸素原子は、専ら埋込みSiO₂膜の酸素含有率上昇や成長のために消費されたと考えられる。

<参考文献>

- 1) J.B.Lasky: "Wafer bonding for silicon-on-insulator technologies," Appl. Phys. Lett. **48**, pp.78-80 (1986).
- 2) E.P.EerNisse: "Viscous flow of thermal SiO₂," Appl. Phys. Lett. **30**, pp.290-292 (1977).
- 3) T.Abe, M.Nakano and T.Itoh: "SILICON WAFER-BONDING PROCESS TECHNOLOGY FOR SOI STRUCTURES," *Silicon-On-Insulator Technology and Devices* (Electrochemical Society, Pennington, 1990) PV 90-6, p.61.
- 4) T.Abe, T.Takei, A.Uchiyama, K.Yoshizawa and Y.Nakazato: "Silicon Wafer Bonding Mechanism for Silicon-on-Insulator Structures," Jpn. J. Appl. Phys. **29**, pp.L2311-L2314 (1990).
- 5) K.Mitani, D.Feijoo, G.Cha and M.Gösele: "A New Evaluation Method of Silicon Wafer Bonding Interfaces and Bonding Strength by KOH Etching," Jpn. J. Appl. Phys. **31**, pp.969-974 (1992).
- 6) F.Sugimoto and Y.Arimoto: "Bond Strength of Bonded SOI Wafers," Jpn. J. Appl. Phys. **31**, pp.975-978 (1992).
- 7) J.Chen, R.Solomon, T.-Y.Chan, P.K.Ko and C.Hu: "Threshold Voltage and C-V Characteristics of SOI MOSFET's Related to Si Film Thickness Variation on SIMOX Wafers," IEEE Trans. Electron. **39**, pp.2346-2353 (1992).
- 8) L.Ling, Z.J.Radzimski, T.Abe and F.Shimura: "The effect of bonded interface on electrical properties of bonded silicon-on-insulator wafers," J. Appl. Phys. **72**, pp.3610-3616 (1992).
- 9) K.Nagai, H.Takato and Y.Hayashi: "Doping Profile Measurement of a Bonded Silicon-on-Insulator Wafer by Capacitance-Voltage Measurements," Jpn. J. Appl. Phys. **31**, pp.L1529-1531 (1992).






Fig.8-1 接合界面観察実験の概略フロー



2 nm



$d_{100}=5.4 \text{ \AA}$

$d_{111}=3.1 \text{ \AA}$

2 nm

Fig.8-2 貼り合わせによるSi/SiO₂界面(a)と基板熱酸化によるSi/SiO₂界面(b)との結合状態の比較




Fig.8-3 熱酸化による埋込みSiO₂層と基板シリコンとの界面付近に於ける酸素濃度 (EDX線分析)




Fig.8-4 熱酸化による埋込み SiO_2 層と基板シリコンとの界面付近に於ける酸素濃度 (EDX点分析)

第9章

レーザ・マイクロ波による貼り合わせSOI(Silicon-On-Insulator)ウェーハの非接触・非破壊評価法の検討

出典: A.Usami, T.Nakai, H.Fujiwara, S.Ishigami and T.Wada:

"Contactless Evaluation Using a Laser/Microwave Method for the Silicon-On-Insulator Made by Wafer Bonding," IEICE Trans. Electron. **E75-C**, pp.1043-1048 (1992).

9. 1 はじめに

SOI (Silicon-On-Insulator)¹⁾ 基板の工業的な量産が本格化しつつある現在、接合界面のボイド等の欠陥の検出方法も含めたSOIウェーハの非接触・非破壊評価方法の確立という新たな研究課題がクローズアップされて来ている。本研究では、第7章に於いて、直接接合ウェーハの接合界面に発生した弾性歪みをX線トポグラフによって観察した結果を提示したが、この方法では、微小領域の結晶格子からの全ての情報を一度に得られるという利点に比較して、1枚のウェーハの測定に莫大な時間(約10時間)を要するという生産性上の問題点の方が大きい。また、実際の生産工程では、超音波や赤外線透過法によるボイド検査法が汎用的に採用されているものの、これらの方法によって検出可能なボイドのサイズは約0.5mm以上と、X線トポグラフに比較してさほど細かくなく、しかも弾性歪み等実体のない欠陥については全く検出能力を有さない²⁾という問題点がある。薄膜化されたSOI層の電気的特性に対する製造工程レベルでの簡便な非接触評価方法に至っては、過去に全く研究は行われていないと言っても過言ではない。

本章では、これらを背景として、接合界面及び薄膜化されたSOI層のレーザ・マイクロ波^{3,4)}による非接触・非破壊評価方法 (Laser Beam Induced Current/conductivity: 以下、LBICと略す)の開発を目的として行われた研究の成果を述べることとする。

9. 2 実験方法

本実験は、接合界面、及び薄膜化されたSOI層のレーザ・マイクロ波^{3,4)}による非接触・非破壊評価方法の開発を目的として行われた。今回、新規に開発されたLBIC法を用いた装置の原理と概略、用意したサンプルについて、以下に説明する。

Fig.9-1に、本実験で使用したレーザ・マイクロ波による測定のため新規に開発された装置の概略図と、レーザ・マイクロ波による半導体ウェーハの評価方法の原理^{4,5)}について紹介する。この装置には、Fig.9-1に示した通り、光伝導変調方法^{3,4)}のための光源として、波長 $\lambda=633\text{nm}$ 、パルス幅 $w=2\text{ms}$ のHe-Neレーザが、また光伝導減衰法^{4,5)}のための光源として、波長 $\lambda=904\text{nm}$ 、パルス幅 $w=150\text{ns}$ の半導体レーザダイオードが、それぞれ個別に搭載されており、これらの2波長のレーザは、光学カプラによって束ねられ、ステージ上のウェーハ表面に焦点が合わせられる。レーザ注入後のウェーハ内部の伝導率の変化を、10GHzのガンダイオードを使用した検出器によって検知し、コンピュータ処理すれば、当該ウェーハからの情報が得られる構造になっている。また、Fig.9-2に、光伝導変調方法^{3,4)}と伝導減衰法^{4,5)}の概略について示した。ここで、図中の S_a はレーザを照射したウェーハ表面に於ける表面再結合速度、 S_b はその時点のウェーハ裏面に於ける表面再結合速度、 τ_b は少数キャリアのバルクライフタイムである。本方法では、まず、Fig.9-2(b)の様な波形で照射されたHe-Neレーザ波によって、キャリアを励起してサンプル内部に導入する。このレ

ーザ波のパルス幅は2msで、少数キャリアのライフタイムに比較して充分長いため、このレーザ波照射条件下でのサンプル内部に於ける励起された少数キャリアの分布は、定常状態にあるとみなされる。また、検出されるマイクロ波信号の強度は、定常状態での過剰キャリア濃度総量に比例する。He-Neレーザ波の侵入深さはその波長から約 $3\mu\text{m}$ と推定され、レーザ波によって励起されたキャリアの殆どがサンプル表面近傍に存在すると考えられる。従って、検出されるマイクロ波信号の強度は、この領域の電気的特性に対して敏感であり、同時に過剰キャリア濃度総量がFig.9-2(a)に示した S_a 、 S_b 、 τ_b に関係した量であるため、検出強度は S_a 、 S_b 、 τ_b の関数として表わすことが出来る。一方、バルクライフタイムと表面再結合速度を評価するには、Fig.9-2(c)に示した様な光伝導減衰法が汎用的であり、この場合にも、励起されたキャリアの挙動は S_a 、 S_b 、 τ_b の関数である。しかしながら、この方法では、前述のHe-Neレーザパルスの場合とは逆に、キャリア導入のためのレーザパルスはデルタ関数波とみなされるほど短いパルスでなくてはならない。従って、得られる減衰曲線(Fig.9-2(c)の下部)は、レーザによる過剰キャリア注入が完了した後の非定常状態に於けるキャリアの挙動を表わしており、その接線から傾きを求めて1次モードライフタイムを求めたり^{4,5)}、ピーク値の $1/e$ になるまでの時間から実効ライフタイム^{4,5)}を求めたりするのは、正確さに欠ける場合があり、且つ繁雑な処理を含むことが避けられない。以上の様な理由から、LBICによるSOI層内のキャリアの生成・再結合現象の評価の方が、従来の光伝導減衰法による評価に比較して信頼性が高いと考えられる。本研究に於けるHe-Neレーザ波による

SOI層の評価実験では、SOI層下に存在する埋込みSiO₂膜が注入された過剰キャリアの拡散を妨害するため、過剰キャリアの注入はSOI層中のみに対して行われたと見なされる。従って、検出された信号強度もSOI層中の情報のみによって影響され、埋込みSiO₂膜下の貼り合わせた他方の基板の影響は殆ど無視されと考えられる。本実験で用いられた装置は、大日本スクリーン(株)製造の「ウェーハS」で、得られた検出信号強度は、高速度コンピュータマッピングによってグラフィック処理された。

次に、本実験に使用したサンプルの作製フローの概略をFig.9-3に、また作製したサンプルの構造等に関する概略をFig.9-4に、それぞれ示す。用意したウェーハは、全て直径4" ϕ 、n型で抵抗率は研磨されSOI層となった方のウェーハが約40 $\Omega \cdot \text{cm}$ 、他方のウェーハ(以下、支持基板)が約20 $\Omega \cdot \text{cm}$ の、CZ法で育成した単結晶から切り出された<100>方位を有するウェーハである。ウェーハの酸素濃度は $1.2 \times 10^{18} \text{ atoms/cm}^3$ (旧ASTM値)、炭素濃度はFTIRの検出下限以下の $0.05 \times 10^{17} \text{ atoms/cm}^3$ (旧ASTM値)であった。最終研磨が終了した後に、これらのウェーハの一方に熱酸化によって厚さ0.5 μm のSiO₂膜を形成し、表面活性化のために両者を75℃に保持されたNH₄OHとH₂O₂、H₂Oの混合溶液であるSC-1溶液中で洗浄した。熱酸化は1000℃、wet O₂ 雰囲気で行なった。これらのウェーハに対して超純水リンスを施した直後に、貼り合わせを行なった。貼り合わせ完了後に、1100℃で2時間、dry O₂ 雰囲気で熱処理を行なった。本実験でも、貼り合わせ工程に於いて、外部からの機械的、電氣的圧力は何ら印加しなかった。また、

表面活性化のための洗浄条件や貼り合わせ、貼り合わせ後の熱処理の各工程の条件は、実際のSOI基板生産ラインに於いて最も汎用的に使用されていると思われる値を設定した。上記全ての工程が終了した後、SOI層となる方のウェーハを、Fig.9-4(a)に示した通り約 $40\mu\text{m}$ の厚さまで研磨し、最後にレーザ波照射中のSOI層表面の再結合効果(S_a)を最大限抑制するために、貼り合わせウェーハ全体に $0.1\mu\text{m}$ の SiO_2 膜を熱酸化によって形成した。この様にして作製された貼り合わせSOIサンプルについて、X線トポグラフによる接合界面の観察と、LBIC法による評価、顕微ラマン分光測定器による微小領域の応力測定^{6,7)}、の各評価を行なった。X線トポグラフ観察では、 $\text{CuK}\alpha$ による220反射のX線を用いた。また、顕微ラマン分光測定では、波長 488nm のArレーザをプローブとして使用し、空間分解能は約 $0.8\mu\text{m}$ 、ラマンシフト量^{6,7)}の誤差は $\pm 0.05\text{cm}^{-1}$ 程度、サンプル搬送台の送りピッチ精度は $\pm 0.5\mu\text{m}$ であった。また、格子振動によるフォノン吸収の影響を排除するため、測定中の室温は約 25°C で一定に保持した。

本実験に於いては、貼り合わせSOIの接合界面の非接触・非破壊評価法の開発という目的に従って、通常のSOI作製工程とは異なり、Fig.9-4(a)に示した通りSOI層と埋込み SiO_2 膜との界面が接合界面に一致する様に貼り合わせを行なった。また、Fig.9-4(c)に示した様に、He-Neレーザの侵入深さは約 $3\mu\text{m}$ で励起されたキャリアはSOI層中のみに留まるが、レーザダイオードからのレーザパルスは侵入深さが長く、その一部が埋込み SiO_2 膜を透過して支持基板にも到達していると考えられる。しかしながら、このレーザにより励起されたキャリアの殆どが、やはりSOI層中のみに留まると予想されるため、本実

験に於いて検出される信号強度は、結果的にはSOI層の電気的特性の影響のみを支配的に受けていると結論付けられる。

9. 3 実験結果

Fig.9-5に、貼り合わせにより作製されたSOIウェーハをX線トポグラフにより観察した結果(Fig.9-5(b))を、並行して行われた超音波による接合界面のボイド発生状況観察結果(Fig.9-5(a))と共に示す。A点、及びB点に、直径1cm程度の大きなボイドが、またC点、及びD点に直径2~3mm程度の小さなボイドが、それぞれ形成されていることがわかる。但し、C点とD点の小さなボイドは、Fig.9-5(a)の超音波による観察では検出されていなかった。また、今回使用したサンプルには、第7章で述べた様なリングパターンとして観察される接合界面の弾性歪みは発生していなかった。同じサンプルに対して、LBIC装置を用いてウェーハ全面を2mmピッチでスキャンした結果をグラフィック処理し、ウェーハ面内マップとして表示した図を、Fig.9-6に示す。図中のE点、及びF点に於いて、検出信号強度がウェーハ中央部等の面内の他の領域に比較して減少していることがわかる。これらの点は、Fig.9-5に於けるA点、及びB点のボイドに対応していることから、ボイドの発生領域で検出信号強度が低下したことが結論付けられる。しかしながら、Fig.9-5に於けるC点、及びD点のボイドに関しては、測定ピッチがボイドの大きさと同程度で大き過ぎるため(2mm)検出されなかったものと予想される。

Fig.9-5(b)のX線トポグラフ写真で観察されたA点のボイドの周辺領域に於いて、LBICによる半径方向の100 μ mピッチラインスキャンをFig.9-7に、また、A点のボイド境界付近の微小領域での顕微ラマン分光測定器による1 μ mピッチラインスキャンの結果をFig.9-8に、それぞれ示す。LBICラインスキャン(Fig.9-7)からは、Fig.9-6のマッピン

グでの結果と同様に、A点のボイドの直上でLBIC信号強度は低下していること、またボイドの境界付近では一層大きなLBIC信号強度の低下が観察されること、の2点がわかった。ラマンスペクトル波数のシフト量の変化(Fig.9-8(a))と半値幅の変化(Fig.9-8(b))から、ボイドの境界付近で明確な波数の負方向へのシフトと半値幅の上昇が観察されること、ボイドの内側の微小領域に於いては、ウェーハが完全に接合している部分に比較して、ラマンスペクトル波数が若干正側にシフトしていること、の2点が確認された。

続いて、A点のボイドの直上、及びサンプル中央部の貼り合わせが完全に達成されている領域、の2箇所について、1次モードの少数キャリアの再結合ライフタイム(τ_1)^{4,5)}を測定した結果をFig.9-9に示す。 τ_1 は、波長904nmのレーザダイオードを使用してキャリアを注入し光伝導減衰法^{4,5)}により測定されたもので、Fig.9-9には、それぞれの箇所での減衰曲線と、その曲線から求められた τ_1 の値^{4,5)}とが示されている。Fig.9-9に於いて、ボイドフリーの領域では τ_1 が77.2 μ secであるのに対して、A点のボイドの直上では8.6 μ secと約1桁低くなっていることがわかる。この結果から、 τ_1 がFig.9-6のマッピングに於けるLBIC信号強度変化に対応した変化を示すことが結論付けられる。

Fig.9-5のX線トポグラフ観察によってのみ検出可能であったC点のボイド発生領域について、LBICにより面内スキャンピッチを0.5mmまで小さくしてマッピングと半径方向へのラインスキャンを行なった結果を、X線トポグラフの拡大写真と共に、Fig.9-10に示す。X線

トポグラフ写真(Fig.9-10(a))で確認されるボイドに対応した箇所及び大きさで、しかもマッピングとラインスキャンの両方の結果に於いてLBIC信号強度の変化が観察されていることがわかる。しかし、A点のボイド発生領域の分析結果とは異なり、Fig.9-10(c)のラインスキャンに於いては、LBIC信号強度が低下しているのはボイドの直上ではなく、ボイドの境界線上の0.5～1.0mmにわたる領域であり、接合が達成された結晶格子、及びボイドの直上の結晶格子からの信号強度はほぼ同等であることがわかった。

9. 4 考察

Fig. 9-6とFig. 9-7、Fig. 9-10の各実験結果からわかる通り、X線トポグラフによって検出されたボイドは、そのサイズの大小に係わらず全てLBIC信号の変化を生じるため、測定ピッチを適宜変化させたLBIC信号測定によってこれらのボイドが検出可能であること、即ち、本研究に於いて使用されたLBIC法が、SOIウェーハの接合界面のボイド発生状況の非接触・非破壊評価法として実際の製造工程に於いても十分に使用可能であることが、初めて明らかになった。しかも、これらの結果は、LBIC法によれば従来製造工程に於いて使用されて来た超音波探傷法では検出不可能なサイズのボイドまで、信号強度の変化から検出することが可能であることを示しており、ボイドの検出感度という点では、従来の方法に比較してLBIC法の優秀性は極めて歴然としていることが結論付けられる。

一方、本研究に於ける貼り合わせSOIウェーハのLBICによる評価結果から、接合界面に発生したボイド、及びその周辺の基板結晶格子と、LBIC法によりSOI層中に注入されたキャリアとの反応等については、以下に議論する様に、幾つかの新たな事項が発見された。まず、Fig. 9-6の面内マッピングとFig. 9-7のA点のボイド直上のラインスキンの両方に於いて、LBIC信号は、ボイドの内側の方が外側に比較して低下していることがわかった。また、同じ箇所に於ける顕微ラマンによるラインスキン分析では、ボイドの境界領域付近でラマンスペクトルのシフトが負の符号で且つ最低値となり、それに対応した地点でラマンスペクトルの半値幅が上昇していた。加えて、ボイドの内側では、ラマンスペクトルのシフトがボイドの外側に比

較して若干正側にシフトしていた。一般的に、ラマンスペクトルのシフト量は、プローブの侵入(波長から約 $0.6\mu\text{m}$ と推定される)した結晶格子中に導入されている弾性応力の量に直線的に比例し^{6,7)}、スペクトルは結晶格子に圧縮応力が作用している場合には正の方向へ、逆に引張応力が作用している場合には負の方向へ、それぞれシフトすること、また、結晶格子中に格子欠陥が存在する場合には、ラマンスペクトルの半値幅が増加すること、等の事項が良く知られている。従って、ラマンシフトの測定結果から、ボイドの境界領域付近の結晶格子には引張応力が、またボイドの内側の領域の結晶格子には圧縮応力が作用していることが結論付けられる。また、ラマンスペクトルの半値幅測定結果からは、Fig.9-5(b)のX線トポグラフ写真ではそれ程明確なコントラストとして検出されてはいないものの、ボイドの境界領域付近に作用している引張応力に起因して転位等の格子欠陥が当該領域に導入されている可能性が高いことが予想される。

Fig.9-9のレーザダイオードによる1次モードライフタイム測定結果から、A点のボイドの直上では、接合が達成された部分に比較して τ_1 が極端に小さくなっていることが明らかになった。即ち、この結果は、ボイドの直上のSOI層内には何らかの少数キャリアの再結合中心が存在していることを示唆していると考えられる。一般的に、1次モードライフタイムを決定しているのはバルクライフタイム(τ_b)と表面再結合のライフタイム(τ_s)であり、これらは以下の様な関係式によって表わされることが知られている^{4,5)}。

$$1/\tau_1 = 1/\tau_b + 1/\tau_s \quad \text{式(9-1)}$$

ここで、 τ_s は、Fig.9-2(a)に示した表面再結合速度 S_a 、 S_b の関数である。本実験で使用されたSOIウェーハの接合界面付近には、Fig.9-4(a)に示した通り、予めイオン注入によって n^+ 層が形成されており、接合界面付近ではシリコンのバンドは下方向に曲げられているはずである。従って、レーザパルスによって注入された少数キャリアである正孔(ホール)は、Fig.9-4(b)のバンドダイアグラムに示した様に、バンドが曲げられたことによって接合界面に到達出来ないことになる。従って、本研究に於けるSOIウェーハの評価では、SOI層の裏面(本実験の場合には接合界面)に於ける表面再結合速度 S_b の影響は無視出来ると考える。更に、SOIウェーハの表面には、Fig.9-4(a)に示す様に熱酸化によって SiO_2 膜が形成され、表面のシリコンのダングリングボンドは完全にターミネートされており、 SiO_2 膜中の可動イオンの影響によって、ここでも同様にシリコンのバンドは下方向に曲がってしまうため、研磨面側での表面再結合速度 S_a の影響も無視して良いと考えられる。従って、式(9-1)は、

$$1/\tau_1 \doteq 1/\tau_b \quad \text{式(9-2)}$$

と変形され、 τ_1 がバルクライフタイムのみによって結果的に支配されることを示すことになる。式(9-2)をFig.9-9の測定結果に適用すれば、A点のボイドの直上のSOI層中には、バルクライフタイムを低下させ得る結晶構造起因の再結合中心が存在することが予想され、前述の通り、Fig.9-8の顕微ラマン測定によってその存在が確認された、ボイド直上領域に於ける圧縮応力、或いはボイド境界領域に存在す

る転位等の格子欠陥が、応力の場合にはシリコンのバンドギャップを縮小させる⁸⁾、また、転位等の格子欠陥の場合にはバンドギャップ中に準位を形成する⁹⁾、といった機構によってキャリアの再結合中心として振る舞うため、1次モードライフタイムが当該領域で低下したことが結論付けられる。Yangら¹⁰⁾は、本実験と同様な2本のレーザープローブを使用したDual-Beam Optical Modulation (DBOM)法によりSIMOXによって作製されたSOIウェーハのSOI層のキャリアライフタイムを測定し、イオン注入の損傷が十分に回復しなかったため形成した貫通転位¹¹⁾に起因すると思われるライフタイムの低下を報告している。ボイド部のライフタイムの低下は、この転位による準位の形成によって説明可能であると考えられる。しかしながら、貼り合わせSOIウェーハの接合界面に形成されたボイドの周辺に於ける弾性応力がキャリアの再結合中心として振る舞う、という本章の研究結果は、本研究によって初めて明らかになったものである。

また、Fig.9-10に於いて、スキャンピッチを細かく設定してLBIC信号測定を行なった結果(Fig.9-10(b))、直径2mm程度のC点のボイドのX線トポグラフィによる観察像(Fig.9-10(a))に良く一致したコントラストが得られていることがわかる。このマップ、及びFig.9-10(c)のラインスキャンから、ボイド直上の領域からのLBIC信号はウェーハが完全に接合している領域とほぼ同等の値を示しており、ボイドの境界領域でのみLBIC信号の低下が観察されている。この結果は、接合界面に空隙が存在するにも係わらず、微小ボイドの直上では格子は殆ど弾性的に歪んでいないこと、しかしながら、ボイドの境界領域では、SOI層の僅かな変形による格子の歪みにも、上述した機構により

LBIC信号が敏感に反応し、ボイドを検知することが可能であること、を示している。即ち、通常のSOI基板用貼り合わせウェーハ作製工程で汎用的に使用されている超音波探傷法では全く検知不可能なサイズのボイドでも、LBIC法を採用することにより、X線トポグラフと同等の感度でこれらを検出することが出来る訳で、本研究によって開発されたLBIC法が、9.2項で述べた原理的な側面だけではなく、実用レベルに於いてもその優秀さが立証されたと言える。

9. 5 結論

本章では、SOIウェーハの接合界面、及び薄膜化されたSOI層を非接触・非破壊に評価するため、レーザ・マイクロ波を用いて今回新規に開発されたLBIC (Laser Beam Induced Current / conductivity)法により、SOI層中の少数キャリアの挙動と接合界面に存在するボイドについて調査を行なった。その結果、以下の様な結論が得られた。

①LBIC法を採用することにより、非接触・非破壊にSOIウェーハの接合界面に形成されたボイドを検出することが可能であることがわかった。また、従来の方法で検出可能なほど大きなボイドの場合には、ボイド直上の領域、及びボイドの境界領域に於けるLBIC信号の低下により、また、従来の方法では検出不可能なサイズ(～2mm)のボイドの場合には、ボイドの境界領域に於けるLBIC信号の低下により、それぞれ検出可能であることがわかった。

②接合界面に形成されたボイドの周辺に導入された弾性応力が、キャリアの再結合中心として振る舞い、結果的に1次モードライフタイム、及びLBIC信号を低下させていることが、本研究により初めて明らかになった。

<参考文献>

- 1) J.B.Lasky: "Wafer bonding for silicon-on-insulator technologies," Appl. Phys. Lett. **48**, pp.78-80 (1986).
- 2) 石神,川合,森田,降屋,新行内:「再結合ライフタイム測定による貼り合わせウエーハの界面の評価」,第39回応用物理学関係連合講演会講演予稿集 p.612 (28a-ZK-4).
- 3) A.Usami, N.Yamada, K.Matsuki, T.Takeuchi and T.Wada: "High-sensitivity Surface Characterization with Injected Carriers by Laser Beam Using Focused Reflectance Microwave Probe Method," J. Cryst. Growth **103**, pp.179-187 (1990).
- 4) A.Usami: "Material and Process Learning by Non-contact Characterization of Minority Carrier Lifetime and Surface Recombination Condition," *Proc. IEEE Int. Conf. Microelectronics Test Structures* **4**, pp.1-10 (1991).
- 5) 宇佐美,櫛田:「Siウエーハの非接触ライフタイム測定における諸因子の影響」,『応用物理』第50巻, pp.607-615 (1981).
- 6) F.Cerdeira, C.J.Buchenauer, F.H.Pollak and M.Cardona: "Stress-Induced Shifts of First-Order Raman Frequencies of Diamond- and Zinc-Blende-Type Semiconductors," Phys. Rev. **B5**, pp.580-593 (1972).
- 7) S.Venugopalan and A.K.Ramdass: "Effect of Uniaxial Stress on the Raman Spectra of Cubic Crystals: CaF_2 , BaF_2 , and $\text{Bi}_{12}\text{GeO}_{20}$," Phys. Rev. **B8**, pp.717-734 (1973).
- 8) 竹内,青木:「素子分離領域端における歪起因のSiバンドギャップ縮小効果」,第53回応用物理学会学術講演会講演予稿集p.595 (16a-ZS-6).
- 9) M.V.Whelan: "LEAKAGE CURRENTS OF n^+p SILICON DIODES WITH

DIFFERENT AMOUNTS OF DISLOCATIONS," Solid-State Electron. **12**, pp.963-968 (1969).

- 10) P.-C. Yang and S.S. Li: "Measurements of film carrier lifetime in silicon-on-insulator wafers by a contactless dual-beam optical modulation technique," Appl. Phys. Lett. **61**, pp.1408-1410 (1992).
- 11) G.K. Celler, P.L.F. Hemment, K.W. West and J.M. Gibson: "High quality Si-on-SiO₂ films by large dose oxygen implantation and lamp annealing," Appl. Phys. Lett. **48**, pp.532-534 (1986).




Fig.9-1 LBIC法による非接触・非破壊評価装置の概略




Fig.9-2 レーザ・マイクロ波法の概略 (a)サンプルと各因子 (b)非接触LBIC法 (c)光伝導減衰法




Fig.9-3 LBIC法による非接触・非破壊評価
実験の概略フロー




Fig.9-4 LBIC法による評価実験に使用された (a)サンプルの構造概略図 (b)エネルギーバンド図 (c)キャリア注入用レーザのサンプル内部での吸収




Fig.9-5 超音波探傷法(a)とX線トポグラフ(b)による
貼り合わせSOIウェーハの観察像




Fig.9-6 マッピングにより表示した貼り合わせ
SOIウェーハ面内のLBIC信号分布




Fig.9-7 A点のボイド端を挟んだ線分析による
LBIC信号強度分布





Fig.9-8 A点のボイドの端部付近のラマンピークシフト(a)と半値幅の変化(b)




Fig.9-9 貼り合わせSOIウェーハの2領域に於ける半導体レーザーダイオードを用いた光減衰法による減衰曲線




Fig.9-10 C点のボイド近傍のX線トポグラフ(a), LBIC信号のマッピング(b), 線分析によるLBIC信号分布

第 1 0 章

総 括

本研究では、LOCOS構造による素子分離法と、ウェーハ貼り合わせ法、という、現在の高度に成熟したシリコン半導体を代表する2つの技術に関して、ウェーハ基板材料評価の立場からのアプローチを行なった。その結果、以下の様な結論が得られた。

第2章では、本章では、LOCOS端に形成される欠陥の形成機構に及ぼす結晶基板の影響、特にLOCOS形成領域付近の格子間酸素や基板内部の格子欠陥が及ぼす影響について調査することを目的とし、結晶育成条件を制御して様々な酸素濃度を持たせたサンプルにLOCOS構造を形成して、その端部に形成される欠陥密度と酸素濃度、内部格子欠陥発生状況との対応を調査した。その結果、以下の様なことが明らかになった。

①本実験に於いてLOCOS端に形成された欠陥は、大きさ $0.1 \sim 0.5 \mu\text{m}$ の微小転位ループであった。また、LOCOS端の転位ループ密度とLOCOS形成領域付近の酸素濃度との間に相関関係は認められず、LOCOS端の欠陥の形成機構は、シリコン中に固溶した酸素の固溶強化機構では説明出来ないことがわかった。

②LOCOS端に形成される転位ループの形成機構として、以下の様な格子間シリコン原子凝集モデルを新たに提案した。

・フィールド酸化中に Si/SiO_2 界面から基板内部に向かって放出された格子間シリコン原子が、LOCOS端に導入された弾性応力により捕捉されて、結果的に転位ループが形成さ

れる。

- ・弾性応力場以外に格子間シリコン原子に対する強力なsink siteを持たない場合には上記の反応によりLOCOS端に転位ループが生じ、逆に積層欠陥や酸素析出物、転位等の強力なsink siteがウェーハ内部に存在する場合にはこの反応は抑制され、LOCOS端の転位ループは形成されない。

第3章では、LOCOS端に発生する応力と重金属不純物との直接的な関係を明確にすることを目的とし、形成条件を制御して種々の大きさの発生応力を有するLOCOS構造を形成したサンプルに対して、裏面からFe溶液による強制汚染を施し、Feを熱処理により表面まで到達させて、2次イオン質量分析(SIMS)、及び高感度全反射蛍光X線(TXRF)分析法により表面のFe濃度分析を行なった。また、これらFe原子のLOCOS端部に於ける存在形態を調査するため、光学顕微鏡と平面TEMによる観察を行なった。その結果、以下の様なことが明らかになった。

- ①各サンプルから検出されたFe濃度の順位と、それぞれのLOCOS端の予想発生応力順位とは良く一致しており、裏面から強制汚染によって導入され熱処理によって表面まで拡散したFe原子が、主にLOCOS端に発生した引張応力によって捕捉されることがわかった。この結果、LOCOS端の応力と重金属不純物との直接的関係が、本研究により初めて定量的に明らかにされた。

②本研究で採用したLOCOS構造のうち、実際のデバイスプロセスで素子分離に用いられるLOCOS構造の端部に発生した最も小さな応力でさえ、一旦プロセス汚染が起これば重金属不純物を捕捉し得る能力を有することがわかった。

③LOCOS 端の応力によって捕捉され凝集したFe原子は、LOCOS端、及びそれ以外の領域に於いてFeシリサイドや微小転位ループ等の欠陥を大量に発生させる。この場合、欠陥形成のための臨界濃度は固溶限よりも高くなっており、LOCOS 端に導入された引張応力によって格子が拡張され格子間位置が広がった結果、サンプル中でのFeの固溶限が上昇した可能性が示唆される。

第4章では、LOCOSにより素子分離を行なった実際のトランジスタ構造に於けるpn接合リーク電流の面積・周辺の各成分の低減技術の確立に対する、基板結晶性からのアプローチを試みることを目的とし、種々の結晶基板仕様、及び素子分離幅(ℓ/s 幅)の各条件を変化させたサンプルのpn接合リーク電流をTEGによって評価した。その結果、以下の様なことが明らかになった。

①基板結晶性は、リーク電流の周辺成分に対しては全く影響を及ぼさない。また、grown-in欠陥(COP)や磁場印加CZ(MCZ)法は、面積・周辺両成分に対して全く影響を及ぼさない。

②接合リーク電流の面積成分は、室温付近では、IGとエピタキシャルウェーハの各条件の場合に、生成成分の低減により半減される。この現象は、IGの場合には内部欠陥層のゲッタリング効果により、また、エピタキシャルウェーハの場合にはエピタキシャル層の完全性、ないしはP⁺基板のゲッタリング効果により、それぞれ説明される。

③65℃以上の高温領域では、IGの場合には拡散成分の上昇により面積成分は増加し、逆に、エピタキシャルウェーハの場合には拡散成分の低減により面積成分は減少する。これは、IGの場合は内部欠陥層からの拡散電流により、また、エピタキシャルウェーハの場合にはエピ層と基板とのドーパント濃度差により、それぞれ説明される。

④リーク電流の周辺成分には ℓ/s 幅依存性があり、 $\ell/s=0.5/1(\mu\text{m})$ の場合に最もリーク電流は大きく、 ℓ/s 幅が $1/1, 2/1, 4/1(\mu\text{m})$ の3者ではほぼ同等で $\ell/s=0.5/1(\mu\text{m})$ に比較して低減されていた。また、パターンを故意に45° 傾けたLOCOSパターンに於いて、リーク電流の周辺成分が最も低減されること、I-V曲線の勾配が緩やかになること、の2点が今回の研究で初めて明らかになった。これは、45° 傾けたLOCOSパターンに於いて、LOCOS端の応力による変形が最も小さいことに起因すると考えられる。

- ⑤接合リーク電流の周辺成分は、LOCOS分離を導入した場合、従来指摘されてきた表面再結合の1成分ではなく、複数の成分により構成されていること、この第2の成分はLOCOS端の応力である可能性が高いこと、の2点が本研究により初めて明らかにされた。

第5章では、直接接合ウェーハの接合界面に存在する非晶質層の組成、及びその形成機構について調査を行なうことを目的とし、主に基板結晶内の格子間酸素原子の役割について、高分解能透過電子顕微鏡(HR-TEM)と、エネルギー分散型X線(EDX)分析とを用いて調査を行なった。その結果、以下の様な結論が得られた。

- ①直接接合ウェーハの接合界面には、非晶質 SiO_x ($x=0.2\sim0.3$)層が不連続且つ不均一に存在する。また、この非晶質 SiO_x 層の形成の有無は、貼り合わせ後の熱処理温度や熱処理時間、接合界面の結晶格子の整合性、の各因子の影響を全く受けない。
- ②非晶質 SiO_x 層は、貼り合わせ後の熱処理の初期段階で形成され、基板結晶中の格子間酸素の外方拡散は、この初期非晶質 SiO_x 層を sink site として起こる2次的な現象でしかない。但し、非晶質 SiO_x 層の酸素含有率と膜厚の増加は、格子間酸素の外方拡散によって大きく影響を受ける。

- ③結晶学的に連続で、且つ完全性の高い直接接合ウェーハの接合界面を得るためには、貼り合わせ前のウェーハ表面に存在する自然酸化膜や、表面活性化の際に付着したOH基等の量を制御する必要があると予想される。

第6章では、直接接合ウェーハの接合界面に存在する非晶質層の形成機構について調査を行なうことを目的として、貼り合わせ前のウェーハ処理条件を振ることにより表面の自然酸化膜厚を変化させて、自然酸化膜厚と貼り合わせ後の直接接合界面の非晶質 SiO_x 層の形成状況との関係について高分解能透過電子顕微鏡(HR-TEM)を用いて調査を行なった。その結果、以下の様なことがわかった。

- ①貼り合わせ前のウェーハ表面の自然酸化膜厚の減少に伴ない、直接接合界面の非晶質 SiO_x 層の形成が抑制される。
- ②非晶質層中に含有される酸素原子総数は、理論的に求めた各膜厚の自然酸化膜中の酸素原子総数と良く一致していた。
- ③上記①②の結果は、非晶質 SiO_x 層形成の初期段階が、自然酸化膜厚に大きく依存することを示しており、「貼り合わせ前の両方のウェーハ表面の自然酸化膜によって初期非晶質層が形成され、この初期非晶質層を sink site として起こる、2次

的な現象であるバルク中の格子間酸素の外方拡散により、接合界面の非晶質 SiO_x 層の厚さと組成が最終的に決定される」という、第5章に於いて示唆した非晶質 SiO_x 層の形成機構モデルの妥当性を証明するものであると考える。

第7章では、貼り合わせ工程に起因して直接接合ウェーハの接合界面に導入される残留応力が、接合界面付近のドーパント分布に及ぼす影響について調査することを目的とし、接合界面の結晶格子の整合性をX線トポグラフによって、またドーパント(ボロン)濃度分布に関して、2次イオン質量分析(SIMS)と広がり抵抗率(SR)測定によって調査を行なった。その結果、以下の様な結論が得られた。

- ①貼り合わせ工程に於いて、一方のウェーハをお椀状に凸に反らせた場合にのみ、直接接合ウェーハの接合界面には、X線トポグラフによってリングパターンとして検出される弾性歪み(弾性応力)が導入され残留する。
- ②上記の弾性応力は、凸に反らせたウェーハの接合界面付近の結晶格子中では引張りとなり、凸に反らせなかったウェーハでは圧縮となる。また、この応力は、貼り合わせ工程に於いて2枚のウェーハの曲率半径を最適化することによって、制御可能であることが、本研究によって初めて明らかにされた。

③リングパターンとして検出される弾性応力が接合界面に存在する場合、圧縮応力が作用している接合界面近傍の結晶格子に向かってボロンの応力誘起拡散が起こり、その領域での応力緩和のためボロンが凝集する。この際、引張応力が作用している接合界面近傍の結晶格子中には、接合界面に於ける非晶質層形成に伴ない発生する格子間シリコン原子が優先的に放出され、結果としてこの領域でのボロン拡散が増速される。

④引張応力が作用している接合界面近傍の結晶格子中では、ボロンの凝集と引張応力によるキャリア移動度の変化により、抵抗率は低下する。一方、圧縮応力が作用している接合界面近傍の結晶格子中では、ボロンの凝集にも係わらず、圧縮応力によるキャリア移動度の変化により、抵抗率は上昇する。

第8章では、SOIウェーハの接合界面に於ける結晶構造や整合性に関する微視的調査を研究の目的とし、高分解能透過電子顕微鏡(HR-TEM)と、エネルギー分散型X線(EDX)分析とを用いて調査を行なった。その結果、以下の様な結論が得られた。

①SOIウェーハの接合界面は、熱酸化によるSi/SiO₂界面と比較しても、全く遜色のない完全性を有することがわかった。また、直接接合の場合に接合界面に存在することが確認された非晶質SiO_x層は、SOIウェーハの場合には存在しておらず、

貼り合わせ前のウェーハ表面のOH基やH₂O分子、接合界面に向かって外方拡散するバルク内部の格子間酸素原子は、専ら埋込みSiO₂膜の酸素含有率上昇や成長のために消費されたと考えられる。

第9章では、SOIウェーハの接合界面、及び薄膜化されたSOI層を非接触・非破壊に評価するため、レーザ・マイクロ波を用いて今回新規に開発されたLBIC法により、SOI層中の少数キャリアの挙動と接合界面に存在するボイドについて調査を行なった。その結果、以下の様な結論が得られた。

①LBIC法を採用することにより、非接触・非破壊にSOIウェーハの接合界面に形成されたボイドを検出することが可能であることがわかった。また、従来の方法で検出可能なほど大きなボイドの場合には、ボイド直上の領域、及びボイドの境界領域に於けるLBIC信号の低下により、また、従来の方法では検出不可能なサイズ(～2mm)のボイドの場合には、ボイドの境界領域に於けるLBIC信号の低下により、それぞれ検出可能であることがわかった。

②接合界面に形成されたボイドの周辺に導入された弾性応力が、キャリアの再結合中心として振る舞い、結果的に1次モードライフタイム、及びLBIC信号を低下させていることが、本

研究により初めて明らかになった。

謝辞

本論文をまとめるに当たって終始御懇切なる御指導と御鞭撻を賜りました、京都大学大学院工学研究科材料工学専攻 山口正治教授に衷心より御礼申し上げます。また、本論文の作成に当たり御懇篤なる御検討と御教示を賜りました、京都大学大学院工学研究科材料工学専攻 村上正紀教授、志賀正幸教授、栗倉泰弘教授、足立裕彦教授、の諸先生方に厚く御礼申し上げます。

本論文作成の機会を与えて頂くと共に、本研究全体の遂行に当たって多大な御指導と御協力を賜りました、三菱マテリアル株式会社中央研究所所長 武下拓夫博士、中央研究所副所長 木下千蔵氏、中央研究所企画部部長 松尾裕氏、三菱マテリアル株式会社企画開発部部長 大村泰三博士、元三菱マテリアル株式会社技師長 中田秀文博士、三菱マテリアルシリコン株式会社取締役副技術本部長 古川裕一氏、三菱マテリアル株式会社中央研究所半導体研究部副主任研究員 降屋久博士に厚く御礼申し上げます。

本論文の第2章、及び第3章のLOCOSによる素子分離に関する研究の遂行に当たって種々の御指導と御協力を頂きました、三菱マテリアル株式会社中央研究所半導体研究部主任研究員 新行内隆之氏、三菱マテリアルシリコン株式会社技術本部プロセス技術部課長補佐 新屋敷浩氏、三菱マテリアル株式会社中央研究所半導体研究部研究員 高松勝氏、元研究員(現動力炉・核燃料開発事業団) 石井暁氏に深く感謝致します。

第4章のLOCOS端に於けるpn接合リーク電流に関する研究の遂行に当たって、御好意により実際のデバイスプロセスの使用を御快諾

下さり、また種々の御指導と御協力を賜りました、三菱電機株式会社ULSI開発研究所ULSIプロセス開発第五部部长 坪内夏朗博士、ULSIプロセス開発第五部第1グループマネージャー 犬石昌秀博士、第1グループ主事 奥村喜紀氏、第1グループ研究員 小森繁樹氏、並びにその他の第1グループ研究員の皆様に厚く御礼申し上げます。

第5章から第8章の貼り合わせウェーハの接合界面に関する研究の遂行に当たって種々の御指導と御協力を頂きました、三菱マテリアルシリコン株式会社取締役監査役 斎藤雄一氏、同社技術本部開発部部长 中島庸雄氏、開発部次長 富澤憲治氏、開発部課長代理上田憲一氏、元開発部課長代理 大園孝紀氏、プロセス技術部課長補佐 森田悦郎博士、開発部担任 川合幸夫氏、三菱マテリアル株式会社中央研究所半導体研究部研究員 龍田次郎博士、近藤英之氏に深く感謝致します。

第9章の貼り合わせSOIの非接触・非破壊評価法に関する研究の遂行に当たって、研究成果の一部を御好意により御開示下さり、また多大な御指導と御鞭撻を賜りました、名古屋工業大学電気情報工学科 宇佐美晶助教授に厚く御礼申し上げます。

末筆ながら、本研究に於ける諸実験、及び本論文作成作業に対して御協力を頂いた、三菱マテリアル株式会社中央研究所半導体研究部の皆様、並びに三菱マテリアルシリコン株式会社技術本部開発部の皆様に感謝致します。